单触发电路制造技术

本发明专利技术涉及一种单触发电路，包含：定电压产生模块、时钟偏移模块以及逻辑运算模块。定电压产生模块根据系统电压运作，以产生小于系统电压且不随系统电压改变的定电压。时钟偏移模块包含：延迟电路及第一反相器。延迟电路用以接收并延迟时钟信号，以产生第一延迟时钟信号。第一反相器电性连接于延迟电路，根据固定电压运作而具有固定的转态点，用以接收第一延迟时钟信号并产生与时钟信号具有相同周期但延迟预设时间的第二延迟时钟信号。逻辑运算模块接收时钟信号以及第二延迟时钟信号进行逻辑运算，以产生单触发信号。

【技术实现步骤摘要】

本专利技术涉及一种电路技术，且特别是涉及一种单触发电路。
技术介绍
在实用电路上有许多的应用，是需要响应输入信号预设的状态改变(例如响应输入信号的电压上升)来产生短波宽的脉冲信号，以对其它电路进行驱动或触发。特别对电子计算机电路来说，常需要响应时序信号的特定状况产生或改变，例如对应周期性的时序信号的波形上升缘，来产生具有相对短的波宽的单触发脉冲信号。在逻辑电路及电子计算机中，如何在即便单触发电路的供应电压变动的情形下，产生波宽不随之变动的精准单触发脉冲信号，是非常重要的。因此，如何设计一个新的单触发电路，以解决上述的问题，是业界亟待解决的问题。
技术实现思路
因此，本专利技术提供一种单触发(one-shot)电路，包含：定电压产生模块、时钟偏移模块以及逻辑运算模块。定电压产生模块根据系统电压运作，以产生小于系统电压且不随系统电压改变的定电压。时钟偏移模块包含：延迟电路以及至少一个第一反相器。延迟电路用以接收并延迟时钟信号，以产生第一延迟时钟信号。第一反相器电性连接于延迟电路，根据固定电压运作而具有固定的转态点，用以接收第一延迟时钟信号并产生与时钟信号具有相同周期但延迟预设时间的第二延迟时钟信号。逻辑运算模块接收时钟信号以及第二延迟时钟信号进行逻辑运算，以产生单触发信号。依据本专利技术一实施例，其中定电压产生模块包含：电流源、定压负载以及晶体管。电流源具有电流源输出端。定压负载电性连接于电流源输出端，以使电流源输出端的输出端电压固定于预设电平。晶体管的栅极电性连接于电流源输出端，以根据输出端电压导通并于晶体管的源/漏极产生固定电压。依据本专利技术另一实施例，其中定压负载包含多个串联的二极管。依据本专利技术又一实施例，其中固定电压为二极管的总跨压与晶体管的临界电压之差。依据本专利技术再一实施例，其中延迟电路包含互相电性连接的第二反相器以及电容，其中第二反相器包含充电路径以及放电路径，根据时钟信号对电容进行充放电，以产生第一延迟时钟信号。其中第二反相器的放电路径的放电速度高于充电路径的充电速度。依据本专利技术还具有的一实施例，其中时钟偏移模块还包含电平提升电路，以提升第二延迟时钟信号的电压电平，以使第二延迟时钟信号的电压电平与时钟信号相同。依据本专利技术再具有的一实施例，其中逻辑运算模块包含：第一逻辑运算模块以及第二逻辑运算模块。第一逻辑运算模块接收时钟信号以及第二延迟时钟信号进行第一逻辑运算以产生每周期包含二脉冲的逻辑运算输出信号，其中逻辑运算输出信号在时钟信号以及第二延迟时钟信号为相反逻辑状态时对应二脉冲输出第一状态，并在时钟信号以及第二延迟时钟信号为相同逻辑状态时输出第二状态。第二逻辑运算模块接收时钟信号以及逻辑运算输出信号进行第二逻辑运算以产生每周期包含二脉冲其中之一的单触发信号。依据本专利技术一实施例，其中第一逻辑运算模块包含异或门(Exclusive-ORgate)以及非门，第二逻辑运算模块包含或门。依据本专利技术另一实施例，其中第一逻辑运算模块包含异或门，第二逻辑运算模块包含与门。依据本专利技术又一实施例，其中单触发信号于每周期包含单一高态脉冲。依据本专利技术再一实施例，其中单触发信号于每周期包含单一低态脉冲。应用本专利技术的优点在于借助单触发电路中的定电压产生模块产生固定电压，并供应至时钟偏移模块的第一反相器进行转态，以避免在延迟电路延迟时钟时造成过长的上升缘(risingedge)及下降缘(fallingedge)时，容易受系统电压影响造成时序变动的缺点，因而可产生精准而不受系统电压影响的延迟时钟信号，并与时钟信号进行逻辑运算后产生精准的单触发信号，而轻易地达到上述的目的。附图说明图1为本专利技术一实施例中，一种单触发电路的电路图；图2为本专利技术一实施例中，延迟电路更详细的电路图；图3为本专利技术一实施例中，时钟信号、第一延迟时钟信号以及第二延迟时钟信号的波形图；图4为本专利技术一实施例中，逻辑运算模块的方块图；图5为本专利技术一实施例中，时钟信号、第二延迟时钟信号、逻辑运算输出信号以及单触发信号的波形图；图6为本专利技术一实施例中，逻辑运算模块的方块图；以及图7为本专利技术一实施例中，时钟信号、第二延迟时钟信号、逻辑运算输出信号以及单触发信号的波形图。附图符号说明1：单触发电路10：定电压产生模块100：电流源101：二极管102：定压负载104：晶体管12：时钟偏移模块120：延迟电路121：第二反相器122：第一反相器123：电容124：电平提升电路14：逻辑运算模块140：第一逻辑运算模块142：第二逻辑运算模块20：P型晶体管22：N型晶体管40：异或门42：非门44：或门60：异或门62：与门具体实施方式请参照图1。图1为本专利技术一实施例中，一种单触发(one-shot)电路1的电路图。单触发电路1包含：定电压产生模块10、时钟偏移模块12以及逻辑运算模块14。定电压产生模块10中包含的各个元件是根据系统电压VDD运作。在不同实施例中，系统电压VDD可为例如3.3伏特、5伏特或其它更高的电压值，但不限于此。定电压产生模块10包含：电流源100、定压负载102以及晶体管104。电流源100具有电流源输出端O。定压负载102电性连接于电流源输出端O，以使电流源输出端O的输出端电压Vg固定于一个预设电平。在一实施例中，定压负载102包含数个串联的二极管101。因此，输出端电压Vg的电压电平相当于串联的二极管101的总跨压。举例来说，如果单一个二极管101在导通时的跨压为0.7伏特，且定压负载102如图1所示包含三个二极管101，则输出端电压Vg的电压电平将等于2.1伏特。需注意的是，上述的二极管101数目仅为一范例，在其它实施例中可视需求进行调整。并且，定压负载102也可能以其它具有类似使电压固定机制的负载元件形成，不限于二极管。在本实施例中，晶体管104为N型晶体管。晶体管104的栅极G电性连接于电流源100的电流源输出端O，并根据输出端电压Vg导通，并于晶体管104的源极S产生固定电压VDDL。其中，固定电压VDDL小于系统电压VSS且不随系统电压VSS变动。在一实施例中，固定电压VDDL的电压电平相当于输出端电压Vg的电压值和晶体管104的临界电压之差。以上述输出端电压Vg为三个二极管101的总跨压为例，若晶体管104的临界电压为0.5伏特，则固定电本文档来自技高网...

【技术保护点】
一种单触发电路，包含：一定电压产生模块，根据一系统电压运作，以产生小于该系统电压且不随该系统电压改变的一定电压；一时钟偏移模块，包含：一延迟电路，用以接收并延迟一时钟信号，以产生一第一延迟时钟信号；以及至少一个第一反相器，电性连接于该延迟电路，根据该固定电压运作而具有一固定的转态点，以接收该第一延迟时钟信号并产生与该时钟信号具有相同周期但延迟一预设时间的一第二延迟时钟信号；以及一逻辑运算模块，接收该时钟信号以及该第二延迟时钟信号进行逻辑运算，以产生一单触发信号。

【技术特征摘要】
1.一种单触发电路，包含：
一定电压产生模块，根据一系统电压运作，以产生小于该系统电压且不
随该系统电压改变的一定电压；
一时钟偏移模块，包含：
一延迟电路，用以接收并延迟一时钟信号，以产生一第一延迟时钟信号；
以及
至少一个第一反相器，电性连接于该延迟电路，根据该固定电压运作而
具有一固定的转态点，以接收该第一延迟时钟信号并产生与该时钟信号具有
相同周期但延迟一预设时间的一第二延迟时钟信号；以及
一逻辑运算模块，接收该时钟信号以及该第二延迟时钟信号进行逻辑运
算，以产生一单触发信号。
2.如权利要求1所述的单触发电路，其中该定电压产生模块包含：
一电流源，具有一电流源输出端；
一定压负载，电性连接于该电流源输出端，以使该电流源输出端的一输
出端电压固定于一预设电平；以及
一晶体管，该晶体管的一栅极电性连接于该电流源输出端，以根据该输
出端电压导通，并于该晶体管的一源/漏极产生该固定电压。
3.如权利要求2所述的单触发电路，其中该定压负载包含多个串联的
二极管。
4.如权利要求3所述的单触发电路，其中该固定电压为这些二极管的
一总跨压与该晶体管的一临界电压之差。
5.如权利要求1所述的单触发电路，其中该延迟电路包含互相电性连接
的一第二反相器以及一电容，其中该第二反相器包含一充电路径以及一放电
路径，根据该时钟信号对该电容进行充放电，以产生...

【专利技术属性】
技术研发人员：李秋平，
申请(专利权)人：原景科技股份有限公司，
类型：发明
国别省市：中国台湾;71