基准时基电路制造技术

本发明专利技术公开一种基准时基电路，采用50MHz的有源晶振，3.3V的外部电源通过电感FB5接入有源晶振的VCC端口，同时通过第一电容C10和第二电容C11滤去高频干扰信号，从有源晶振的OUT端口输出50MHz的时钟信号。

【技术实现步骤摘要】
基准时基电路
本专利技术涉及电机测速领域，特别涉及电机测速系统的外围基准时基电路。
技术介绍
现场可编程门阵列即FPGA，是从EPLD、PAL、GAL等这些可编程器件的基础上进一步发展起来的。作为专业集成电路领域中的半定制电路而出现的FPGA，不但解决了定制电路的不足，而且克服了原有可编程器件因门电路数有限的而产生的缺点。FPGA的使用十分的灵活，同一片FPGA只要使用不同的程序就能够达到不同的电路功能。现在FPGA在通信、仪器、网络、数据处理、工业控制、军事和航空航天等众多领域有着广泛的应用。随着成本和功耗的进一步降低，将在更多的领域运用FPGA。基于FPGA的电机测速系统设计，以QuartusII为设计平台，采用硬件描述语言VHDL和模块化设计的方式，并通过数码管驱动电路动态显示测量的结果。FPGA可以用来设计测量电机的转速值，包括外围电路：基准时基电路，复位电路，传感器测量电路和显示电路。
技术实现思路
本专利技术为解决上述技术问题，提出了一种基准时基电路，用于产生准确的时钟信号送入FPGA模块。本专利技术采用的技术方案是：基准时基电路，包括：电感、第一电容、第二电容、有源晶振以及本文档来自技高网...

【技术保护点】
基准时基电路，其特征在于，包括：电感、第一电容、第二电容、有源晶振以及电阻；所述有源晶振包括四个引脚：空引脚NC、电路供电电压引脚VCC、接地引脚GND、输出引脚OUT；所述电感第一端与外部电源连接，电感第二端与电路供电电压引脚VCC连接；所述空引脚NC悬空；所述接地引脚GND接地；所述输出引脚OUT与电阻第一端相连，电阻第二端作为基准时基电路的输出；所述第一电容第一端与第二电容第一端相连，且第一电容第一端以及第二电容第一端均与电路供电电压引脚VCC连接，所述第一电容第二端与第二电容第二端相连，且第一电容第二端以及第二电容第二端均接地。

【技术特征摘要】
1.基准时基电路，其特征在于，包括：电感、第一电容、第二电容、有源晶振以及电阻；所述有源晶振包括四个引脚：空引脚NC、电路供电电压引脚VCC、接地引脚GND、输出引脚OUT；所述电感第一端与外部电源连接，电感第二端与电路供电电压引脚VCC连接；所述空引脚NC悬空；所述接地引脚GND接地；所述输出引脚OUT与电阻第一端相连，电阻第二端作为基准时基电路的输出；所述第一电容第一端与第二电容第一端相连，且第一电容第一端以及第二电容第一端均...

【专利技术属性】
技术研发人员：张涛，
申请(专利权)人：成都欢穗科技有限公司，
类型：发明
国别省市：四川,51