像素时钟脉冲产生电路与方法技术

本发明专利技术公开了像素时钟脉冲产生电路与方法。像素时钟脉冲产生电路利用第一格式的影像讯号产生像素时钟脉冲，该像素时钟脉冲可用来产生第二格式的影像讯号。像素时钟脉冲产生电路包含：参考时钟脉冲产生电路，用来产生一参考时钟脉冲；图像处理电路，用来处理该第一格式的影像讯号以产生一控制讯号；以及时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生该像素时钟脉冲；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。

【技术实现步骤摘要】
像素时钟脉冲产生电路与方法
本专利技术是关于像素时钟脉冲产生电路与方法，尤其是关于利用芯片内部的参考时钟脉冲来产生像素时钟脉冲的电路与方法。
技术介绍
请参阅图1，其为先前技术将高速影像接口（DisplayPort）的影像讯号转换为视频图形数组（VideoGraphicsArray,VGA）的影像讯号的电路图。高速影像接口的影像讯号经由时钟脉冲数据回复（clockdatarecovery,CDR）电路110处理后产生链接时钟脉冲（linkclock），译码器120藉由参考链接时钟脉冲将高速影像接口的影像讯号译码，产生数据讯号。数据讯号包含影像讯号所携带的影像数据（例如RGB或YUV格式的影像数据）、控制讯号及其他的特征讯号。时钟脉冲产生电路130用于产生一个稳定的像素时钟脉冲，格式产生电路140依据像素时钟脉冲将影像数据转换为符合视频图形数组格式的影像讯号，也就是将原本属于链接时钟脉冲时域的影像讯号转换为属于像素时钟脉冲时域的影像讯号。之后视频图形数组格式的影像讯号经由数字模拟转换器（Digital-to-AnalogConverter,DAC）150转换后产生模拟格式的影像讯号以及经由水平/垂直同步信号产生电路160的处理后产生水平同步讯号Hsync以及垂直同步信号Vsync。像素时钟脉冲的准确度攸关格式产生电路140所产生的视频图形数组的影像讯号是否正确。依据DisplayPort1.2a标准的规范，译码器120所产生的讯号中包含Mvid及Nvid等特征讯号，此特征讯号可以用来推算像素时钟脉冲的频率：fpixelCLK=flinkCLK×(Mvid/Nvid)方程式(1)其中fpixelCLK代表像素时钟脉冲的频率，flinkCLK代表链接时钟脉冲的频率。请参阅图2，其为图1所示的时钟脉冲产生电路130的功能方块图。时钟脉冲产生电路130包含参考时钟脉冲产生器131、非整数频率合成电路136及频率设定电路137，其中非整数频率合成电路136及频率设定电路137位于影像格式转换芯片中，而参考时钟脉冲产生器131则位于影像格式转换芯片所设置的电路板上。参考时钟脉冲产生器131通常为石英晶体振荡器（crystaloscillator），能产生频率相当准确的参考时钟脉冲，非整数频率合成电路136依据参考时钟脉冲以及频率设定电路137的设定值，来产生所需的像素时钟脉冲。例如参考时钟脉冲的频率为25MHz时，将设定值设定为4.32，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.32=108MHz（对应视频图形数组的影像讯号的分辨率1280*960@60Hz）；如果将设定值设定为4.76，则非整数频率合成电路136产生的像素时钟脉冲的频率为25M*4.76=119MHz（对应视频图形数组的影像讯号的分辨率1680*1050@60Hz）。频率设定电路137的设定值可以依据参考时钟脉冲的频率以及前述方程式(1)所得的像素时钟脉冲的频率来推算。然而上述的实施方式有其缺点，设置于电路板上的参考时钟脉冲产生器不仅增加整体电路的成本，而且石英振荡器的体积大，不利于力求轻薄短小的电子装置的设计；再者，在电路板上设置参考时钟脉冲产生器将占用电路板的面积，而且电路板上的走线也容易产生电磁干扰。另一方面，新的DisplayPort1.2标准的规范支持多重串流（Multi-StreamTransport,MST）显示技术，使得特征讯号Mvid及Nvid不能再被参考，因此无法得知像素时钟脉冲的频率。鉴于上述的缺点，本专利技术提出不同的解决方法。
技术实现思路
鉴于先前技术的不足，本专利技术的一目的在于提供一种像素时钟脉冲产生电路与方法，芯片在不接收外部参考时钟脉冲的情况下，在芯片内部自行产生准确的像素时钟脉冲，因此电路版上毋需设置额外的石英晶体振荡器，以减少电路板的面积及成本，并且降低因电路板上的绕线而引起的电磁干扰。本专利技术公开了一种像素时钟脉冲产生电路，包含：一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。本专利技术另公开了一种像素时钟脉冲产生方法，包含：产生一参考时钟脉冲；处理一第一格式的影像讯号以产生一控制讯号；以及依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。本专利技术的像素时钟脉冲产生电路与方法能够产生准确的像素时钟脉冲，以及利用本专利技术的像素时钟脉冲产生电路与方法的影像格式转换芯片不需要在电路板上额外设置参考时钟脉冲产生器，例如石英晶体振荡器，便可以将影像讯号从第一种格式转换至第二种格式。由于电路板上不需要额外的参考时钟脉冲产生器，因此除了可以节省电路板的面积之外，还可以减少电路板上的绕线，以降低电磁干扰。而且较小的电路板面积更适用于制作力求轻薄短小的电子装置。有关本专利技术的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。附图说明图1为先前技术将高速影像接口的影像讯号转换为视频图形数组的影像讯号的电路图；图2为图1所示的时钟脉冲产生电路的功能方块图；图3为本专利技术的影像格式转换芯片的一实施例的示意图；图4为电感电容谐振振荡器的实作电路图；图5为本专利技术的像素时钟脉冲产生电路的一实施例的功能方块图；图6为本专利技术的影像格式转换芯片的另一实施例的示意图；图7为本专利技术的像素时钟脉冲产生电路的另一实施例的功能方块图；以及图8为本专利技术的像素时钟脉冲产生方法的一实施例的流程图。其中，附图标记说明如下：110时钟脉冲数据回复电路120译码器130时钟脉冲产生电路131参考时钟脉冲产生器136非整数频率合成电路137频率设定电路140格式产生电路150数字模拟转换器160水平/垂直同步信号产生电路300影像格式转换芯片310、610参考时钟脉冲产生电路320图像处理电路330时钟脉冲调整电路331、332、336、612除频器333相位误差侦测电路334频率设定电路335非整数频率合成电路410电流源420、430电感440电容450、460晶体管611时钟脉冲数据回复电路S810～S870步骤具体实施方式以下说明内容的技术用语参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本专利技术的公开内容包含像素时钟脉冲产生电路与方法，能够在芯片中产生准确的像素时钟脉冲，以减少电路板上因设置石英晶体振荡器所需的额外绕线而引起的电磁干扰。该像素时钟脉冲产生电路与方法可应用于将高速影像接口的影像讯号转换为视频图形数组的影像讯号的影像格式转换芯片，在实施为可能的前提下，本
普通技术人员能够依本说明书的公开内容来选择等效的组件或步骤来实现本专利技术，亦即本专利技术的实施并不限于后叙的实施例。由于本专利技术的像素时钟脉冲产生电路及影像格式转换芯片所包本文档来自技高网...

【技术保护点】
一种像素时钟脉冲产生电路，其特征在于，包含：一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号实质上具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系。

【技术特征摘要】
1.一种像素时钟脉冲产生电路，其特征在于，包含：一参考时钟脉冲产生电路，用来产生一参考时钟脉冲；一图像处理电路，用来处理一第一格式的影像讯号以产生一控制讯号；以及一时钟脉冲调整电路，耦接该参考时钟脉冲产生电路及该图像处理电路，用来依据该参考时钟脉冲及该控制讯号产生一像素时钟脉冲，该像素时钟脉冲可用来产生一第二格式的影像讯号；其中，该控制讯号具周期性，且其频率与该第二格式的影像讯号的一同步讯号的频率呈比例关系；其中该参考时钟脉冲产生电路包含：一时钟脉冲数据回复电路，用来依据该第一格式的影像讯号产生该参考时钟脉冲。2.根据权利要求1的像素时钟脉冲产生电路，其中该同步讯号为一水平同步讯号，且该控制讯号的频率等于该水平同步讯号的频率。3.根据权利要求2的像素时钟脉冲产生电路，其中该第二格式的影像讯号包含多条像素线，且该时钟脉冲调整电路包含：一侦测电路，耦接该图像处理电路，用来依据该控制讯号及一回授时钟脉冲产生一相位误差信息；一设定电路，耦接该侦测电路，用来依据该相位误差信息以产生一设定值；一频率合成电路，耦接该参考时钟脉冲产生电路及该设定电路，用来依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及一除频器，耦接该频率合成电路及该侦测电路，用来将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一像素线所包含的像素个数。4.根据权利要求3的像素时钟脉冲产生电路，该时钟脉冲调整电路还包含：一第一附加除频器，耦接该图像处理电路及该侦测电路，用来将该控制讯号除以一除数M，并将除频后的控制讯号输出至该侦测电路，M为大于1的正数；以及一第二附加除频器，耦接该除频器及该侦测电路，用来将该回授时钟脉冲除以该除数M，并将除频后的回授时钟脉冲输出至该侦测电路。5.根据权利要求1的像素时钟脉冲产生电路，其中该同步讯号为一垂直同步信号，且该控制讯号的频率等于该垂直同步信号的频率。6.根据权利要求5的像素时钟脉冲产生电路，其中该第二格式的影像讯号包含多个画面，且该时钟脉冲调整电路包含：一侦测电路，耦接该图像处理电路，用来依据该控制讯号及一回授时钟脉冲产生一相位误差信息；一设定电路，耦接该侦测电路，用来依据该相位误差信息以产生一设定值；一频率合成电路，耦接该参考时钟脉冲产生电路及该设定电路，用来依据该设定值及该参考时钟脉冲产生该像素时钟脉冲；以及一除频器，耦接该频率合成电路及该侦测电路，用来将该像素时钟脉冲除以一除数N以产生该回授时钟脉冲，该除数N等于每一画面所包含的像素个数。7.根据权利要求6的像素时钟脉冲产生电路，该时钟脉冲调整电路还包含：一第一附加除频器，耦接该图像处理电路及该侦测电路，用来将该控制讯号除以一除数M，并将除频后的控制讯号输出至该侦测电路，M为大于1的正数；以及一第二附加除频器，耦接该除频器及该侦测电路，用来将该回授时钟脉冲除以该除数M，并将除频后的回授时钟脉冲输出至该侦测电路。8.根据权利要求1的像素时钟脉冲产生电路，其中该第一格式的影像讯号...

【专利技术属性】
技术研发人员：庄秉卓，张丰证，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71