一种基于FPGA的串行视频信号时钟恢复系统及方法技术方案

本发明专利技术公开了一种基于FPGA的串行视频信号时钟恢复系统及方法，所述系统包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；输入信号处理单元对接收串行数字视频信号进行均衡和数据恢复处理，并将其转换成并行数字视频信号；视频数据存储单元按照预定义的视频帧帧数为单位逐帧存储并行数字视频信号；视频图像处理单元读取所述视频数据存储单元存储的并行数字视频信号，并对并行数字视频信号进行帧率转化处理；串行数据输出驱动单元连接所述视频图像处理单元，将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。本发明专利技术有效降低了信号抖动，保证了矩阵内部的数字串行视频信号的完整性。

【技术实现步骤摘要】

本专利技术涉及视频信号处理领域，特别是涉及一种适用于大规模多格式视频信号切换矩阵的基于FPGA的串行视频信号的时钟恢复系统及方法。
技术介绍
现有的大规模多格式数字视频切换矩阵内部，大量使用串行数字视频信号进行传输和切换，从而保证视频信号的信号传输完整性和切换芯片的低成本。但是在上述大规模矩阵中，串行数字视频信号经过长距离的传输后，则存在信号抖动增加，眼图效果不好等缺陷，从而导致经长距离的传输后无法保证信号完整性的致命缺陷。目前，要解决上述问题则必须使用时钟恢复技术进行处理，即利用现有的进口数字视频信号时钟恢复芯片进行处理，但是当前的时钟恢复技术尚存在只针对串行信号处理，难度较大，成本较高，并且无法针对视频信号进行协议校验，冗余校验的缺陷；同时也会造成大规模多格式视频矩阵成本较高，内部信号监控困难等缺陷。
技术实现思路
鉴于已有技术存在的缺陷，本专利技术的目的是要提供一种基于FPGA的串行视频信号时钟恢复系统，该时钟恢复系统基于高速串行数字信号的特性，使用FPGA对数字视频信号的进行时钟恢复处理，有效降低了信号抖动，提升了信号传输指标，进而保证矩阵内部的数字串行视频信号的完整性。为了实现上述目的，本专利技术的技术方案：一种基于FPGA的串行视频信号时钟恢复系统，其特征在于：包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；所述输入信号处理单元，用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号后发送至视频数据存储单元；所述视频数据存储单元连接所述输入信号处理单元，用以按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号；所述视频图像处理单元连接所述视频数据存储单元，用以读取所述视频数据存储单元存储的并行数字视频信号，并对所述并行数字视频信号进行帧率转化处理使得所述并行数字视频信号的帧率与所述预先设定的输出视频信号的帧率成一定比例关系；所述串行数据输出驱动单元连接所述视频图像处理单元，用以将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。进一步的，所述输入信号处理单元包括FPGA芯片的serdes处理模块。所述输入信号处理单元还用于对接收到串行数字视频信号进行误码校验，即自接收到串行数字视频信号中提取校验码并与随所述串行数字视频信号一并发送来的CRC校验码进行误码校验，若存在校验错误即比对不一致，则进行报警，提示出现解码错误。进一步的，所述视频数据存储单元包括通过FPGA芯片的DDR模块控制接口连接的DDR存储芯片。进一步的，所述串行数据输出驱动单元包括FPGA芯片的serdes处理模块以及端口驱动模块。本专利技术还提供了一种基于FPGA的串行视频信号时钟恢复方法，其特征在于：包括如下步骤S1、对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号后发送；S2、按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号；S3、读取所存储的并行数字视频信号，并对所述并行数字视频信号进行帧率转化处理使得所述并行数字视频信号的帧率与所述预先设定的输出视频信号的帧率成一定比例关系；S4、将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。进一步的，所述S1在进行转换时还对接收到串行数字视频信号进行误码校验，即自接收到串行数字视频信号中提取校验码并与随所述串行数字视频信号一并发送来的CRC校验码进行误码校验，若存在校验错误即比对不一致，则进行报警，提示出现解码错误。进一步的，所述S2通过FPGA芯片的DDR模块控制接口连接的DDR存储芯片存储数据。与现有技术相比，本专利技术的有益效果：本专利技术针对高速串行数字信号的特性，使用了FPGA芯片进行数字视频信号的时钟恢复，有效降低了视频信号抖动，提升了信号传输指标；同时保证矩阵内部的数字串行视频信号的完整性，大幅度降低了成本以及提高了系统的灵活度，并且可以检测信号质量对信号进行冗余校验和冗余纠错。附图说明图1为本专利技术所述时钟恢复系统的电路结构框图；图2为现有大型多格式矩阵内部串行信号交叉信号示意图；图3为所述输入信号处理单元的serdes处理模块信号接口电路图；图4为所述视频数据存储单元接口电路图；图5为FPGA的serdes输入信号接收路径示意图；图6为视频数据存储模块工作流程图；图7为时钟恢复前的串行数字视频信号的眼图；图8为时钟恢复后的串行数字视频信号的眼图；图9为本专利技术所述时钟恢复方法对应的步骤流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图，对本专利技术进行进一步详细说明。如图2所示，通常在一个大规模的多格式视频切换矩阵当中，信号路数较多，所有的信号都需要集中的一个切换芯片进行的交叉切换，因此大部分信号在PCB的走线和机箱内部走线会比较长，这样就造成信号存在相当程度上的衰减的问题(如图7)，但是当长度超过一定程度时，后级信号处理器无法恢复正确的数字视频信号，从而导致视频信号的完整性很难得到保证。基于上述问题，本专利技术设计了一种用以实现在信号的传输过程当中且在信号衰减到无法完整恢复数据之前进行信号的时钟恢复处理的时钟恢复电路；以使得恢复后的数字视频信号的眼图如图8，从而有效延长信号走线长度，为大规模多格式视频切换矩阵的扩容提供基本的技术可行性。如图1所示，所述基于FPGA的串行视频信号时钟恢复系统，其包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元四个单元；其中，如图3-图5所示，所述输入信号处理单元用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号；为了便于说明，以图2的第2路输入信号经过矩阵切换输出至第255路为例，此时信号已经出现了衰减如图7，眼图已经开始变的不清晰，直接输出给后级板卡时，信号出现的错误，视频信号出现了噪点，卡顿和跳帧等现象。因此需要对接收串行数字视频信号进行均衡和数据恢复处理，使其在一定程度上的恢复信号完整性；均衡和数据恢复处理过程可直接利用FPGA芯片的serdes处理模块实现，serdes处理模块能够完成诸如串并转换，信号字节对齐，数字解码，时钟补偿等初级的信号均衡恢复处理过程。优选的，所述serdes处理模块采用LFE17EAFP484FPGA芯片的serdes处理模块，对输入的数字串行信号进行长线均衡以及数据恢复，并将串行数据转化为并行视频信号后输出给下一级单元。所述输入信号处理单元还用于对接收到串行数字视频信号进行误码校验，即自接收到串行数字视频信号中提取校验码并与随所述串行数字视频信号一并发送来的CRC校验码进行误码校验，若存在校验错误即比对不一致，则进行报警，提示出现解码错误。为了解决输入视频传输过程当中，如果需要对其进行帧帧之间的图像处理则需完整的存储多帧视频的问题，设置了视频数据存储单元，所述视频数据存储单元用以按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号，以供所述视频图像处理单元读取；所述视频数据存储单元包括通过FPGA芯片的DDR模块控制接口连接的DDR存储芯片，以便于将并行数字视频信号存储到DDR存储芯片中，当所述视频图像处理单元需要视频信号时，其以预定义的视频帧帧数为单位将信号从DDR存储芯片中读取整理后送给后级所述视频图像本文档来自技高网...

【技术保护点】
一种基于FPGA的串行视频信号时钟恢复系统，其特征在于：包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；所述输入信号处理单元，用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号后发送至视频数据存储单元；所述视频数据存储单元连接所述输入信号处理单元，用以按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号；所述视频图像处理单元连接所述视频数据存储单元，用以读取所述视频数据存储单元存储的并行数字视频信号，并对所述并行数字视频信号进行帧率转化处理使得所述并行数字视频信号的帧率与所述预先设定的输出视频信号的帧率成一定比例关系；所述串行数据输出驱动单元连接所述视频图像处理单元，用以将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。

【技术特征摘要】
1.一种基于FPGA的串行视频信号时钟恢复系统，其特征在于：包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；所述输入信号处理单元，用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号后发送至视频数据存储单元；所述视频数据存储单元连接所述输入信号处理单元，用以按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号；所述视频图像处理单元连接所述视频数据存储单元，用以读取所述视频数据存储单元存储的并行数字视频信号，并对所述并行数字视频信号进行帧率转化处理使得所述并行数字视频信号的帧率与所述预先设定的输出视频信号的帧率成一定比例关系；所述串行数据输出驱动单元连接所述视频图像处理单元，用以将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。2.根据权利要求1所述的基于FPGA的串行视频信号时钟恢复系统，其特征在于：所述输入信号处理单元包括FPGA芯片的serdes处理模块。3.根据权利要求1所述的基于FPGA的串行视频信号时钟恢复系统，其特征在于：所述输入信号处理单元还用于对接收到串行数字视频信号进行误码校验，即自接收到串行数字视频信号中提取校验码并与随所述串行数字视频信号一并发送来的CRC校验码进行误码校验，若存在校验错误即比对不一致，则进行报警，提示出现解码错误。4.根据权利要求1所述的基于F...

【专利技术属性】
技术研发人员：刘兴华，周潮义，
申请(专利权)人：大连科迪视频技术有限公司，
类型：发明
国别省市：辽宁;21