用于串行通信设备的时钟制造技术

集成电路的多样性和灵活性可以经由串行接口(102、122)，例如SPI，由远程控制来实现。对所述SPI从属(120)节点的读/写访问可以由所述主节点(100)根据SPI协议来实现。此外，关联于所述从属节点SPI的状态机需要本地时钟以在写访问之后执行控制模拟功能。串行协议定义了串行数据字传输，以包括多个没有被分配为用于传送数据字的数据比特值的保留时钟周期。所述从属设备包括耦合于所述串行时钟线的时钟单元(124)，用于基于所述保留时钟周期提供衍生时钟(125)。所述衍生时钟被内部用于所述从属设备中以执行内部同步操作。

【技术实现步骤摘要】
【国外来华专利技术】用于串行通信设备的时钟
本专利技术涉及电子设备,例如经由串行接口耦合的主设备和从属设备，以及通信的方法。更具体地说，本专利技术处于这种设备的时钟生成领域。
技术介绍
文献[1]“MotorolaDocumentNumberS12SPIV3/D–SPIBlockGuideV03.06-OriginalReleaseDate:21JAN2000-Revised:04FEB2003”(摩托罗拉文件编号S12SPIV3/D-SPI块指南V03.06-最初发布日期：2000年1月21日-修订版：2003年2月4日)描述了串行通信系统和称为“串行并行接口(SPI)”的协议。SPI允许主串行设备(主控制单元MCU)和外围电子设备(通常称为从属设备之间)的双工、同步、串行通信。从属设备具有串行接口单元，用于根据串行协议经由串行数据线和串行时钟线与主设备传送。SPI定义了串行时钟线(SCLK)，而串行数据线可能有各种功能(MOSI主输出、从属输入；MISO主输入、从属输出；MOMI主输出、主输入；SISO从属输入、从属输出)。串行协议定义了时钟周期和串行数据字传输，所述时钟周期包括串行时钟线上的时钟脉冲和要被同步通信到该时钟脉冲的串行数据线上的串行数据比特值，所述串行数据字传输包括用于传送数据比特值的数据字的预定数目的时钟周期。主设备和从属设备都必须执行逻辑操作，以按要求运行。对于这种操作，时钟是必需的。从属设备中的操作可能与串行接口单元的操作相互作用，并且因此必须被控制，以符合串行时钟线上的时钟脉冲。当从属设备要求时钟执行逻辑操作的时候，提供这样时钟以稳健地执行这些操作是相对复杂的。
技术实现思路
本专利技术提供了一种电子设备和一种主设备，包括串行接口单元。所述串行接口单元(122)用于经由串行数据线和串行时钟线，根据串行协议与主设备(100)进行通信，所述串行协议定义了：-时钟周期，所述时钟周期包括所述串行时钟线上的时钟脉冲和所述串行数据线上的要被同步传送到所述时钟脉冲的串行数据比特值，以及-串行数据字传输，所述串行数据字传输包括用于传送具有数据比特值的数据字的预定数目时钟周期，所述串行协议进一步定义了所述串行数据字传输，以包括另外的预定数目的保留时钟周期，所述另外的预定数目的保留时钟周期没有被分配用于传送所述数据字的数据比特值，以及所述设备还包括：时钟单元(124)，所述时钟单元(124)被布置成耦合于所述串行时钟线，用于基于所述串行数据字的所述保留时钟周期的所述时钟脉冲来提供衍生时钟(125)，以及控制单元(121)，所述控制单元(121)用于基于所述衍生时钟来执行逻辑操作。本专利技术还提供了在从属设备和主设备之间传送的方法。根据下文中描述的实施例，本专利技术的方面将会很明显并且被阐述。附图说明根据附图，仅仅通过举例的方式，本专利技术的进一步细节、方面和实施例将被描述。图1显示了用于串行通信的系统的一个例子的方框图，图2显示了在串行接口上的读和写操作的时序图，图3显示了具有保留时钟周期的数据字传输的时序图，图4显示了到寄存器的串行数据传输的时序图，图5显示了数字控制器和关联的状态机的方框图，以及图6显示了控制从属设备的方法的一个例子的流程图。为了简便以及清晰，附图中的元件不一定按比例绘制。在附图中，对应于已描述的元件的元件可能具有相同的参考符号。具体实施方式图1显示了用于串行通信的系统的例子。被称为主设备的第一电子设备100经由串行接口耦合于被称为从属设备的第二电子设备120。从属设备具有串行接口单元122，所述串行接口单元122用于根据串行协议，经由串行数据线SD和串行时钟线SC，与具有串行接口单元102的主设备通信。主设备具有用于控制串行接口单元102并且执行另外的操作的控制单元101。另外的操作可能包括任何逻辑或其它功能，例如可编程系统控制器或计算机外围设备等。主设备可能包括到目前已知的任何另外的数字或模拟电路。经由串行接口单元，控制单元可能向或从其它设备发射或接收数据和/或命令。从属设备120具有用于控制串行接口单元122并且执行另外的操作的控制单元121。另外的操作可能包括任何逻辑或其它功能，例如控制模拟元件，例如电机或照明单元、RF发射器或接收器电路或计算机外围设备等。从属设备可能包括目前已知的任何另外的到数字或模拟电路。经由串行接口单元，控制单元可能向或从其他设备发射或接收数据和/或指令。串行协议定义了时钟周期，其具有串行时钟线上的时钟脉冲和串行数据线上的要被同步传送到该时钟脉冲的串行数据比特值。串行协议还定义了具有用于传送数据字的预定数目时钟周期的串行数据字传输。数据字具有多个数据比特值。该数据字的前面可以是多个地址比特。各种串行通信系统被已知为这种，例如，正如在上述[1]中所描述的摩托罗拉的串行并行接口(SPI)或已知的I2C串行总线。在进一步的描述中，SPI串行接口的例子将被使用，但增强可以被应用于任何串行接口系统。串行协议还定义了串行数据字传输，以包括没有被分配用于传送数据字的数据比特值的另外预定数目的保留时钟周期。保留时钟周期具有功能使从属设备能够执行同步的逻辑操作，并且不在串行接口上传输比特。用于地址比特和/或与数据字有关的其它控制比特的时钟周期被分配用于传输这种特定的比特，并且因此当讨论保留的时钟周期的时候不被考虑。从属设备包括时钟单元和控制单元，所述时钟单元被布置成耦合于串行时钟线，用于基于串行数据字的保留时钟周期的时钟脉冲来提供衍生时钟，所述控制单元用于基于衍生时钟来执行逻辑操作。效果是，从属设备被提供有同步于串行接口上的串行时钟的衍生时钟。因此，根据衍生时钟，逻辑操作可以被稳健地控制。此外，可以避免需要用于在从属设备中生成本地时钟的电路，并且本地时钟被省略。可选地，串行协议还将串行数据字传输定义为对从属设备的写访问，在其中预定数目的时钟周期之后跟随有所述保留时钟周期。因此，逻辑操作可以被同步控制到紧随在数据字的数据比特值传输之后的保留时钟周期。该设备具有用于提供本地时钟信号的时钟单元124。本地时钟信号耦合于控制单元121，以触发控制单元的逻辑操作。例如，控制单元具有有限状态机，其基于本地时钟信号来前进到下一个状态。本地时钟信号可以基于位于串行接口的串行时钟线上的选定时钟脉冲被产生。另外，时钟单元耦合于串行时钟线，用于基于串行数据字的保留时钟周期的时钟脉冲来提供所谓的衍生时钟。因此，控制单元可能基于衍生时钟执行逻辑操作。保留时钟周期如下被提供。串行协议定义了串行数据字传输，以包括没有被分配用于传送数据字的数据比特值的预定数目保留时钟周期。在这样的保留时钟周期期间，数据线的值可以被设置为预定义值，或该值可以是未定义的，或该数据线可以处于高阻抗，或该数据线可以被用于任何另外的操作。因此，串行时钟线上的时钟脉冲被定义，并且在保留时钟周期期间由主设备传递到串行时钟线。这些时钟脉冲被用于从属设备，以由时钟电路24提供衍生时钟。对于在从属设备中执行这种操作来说，本地时钟生成器是没有必要的。由于来自串行线的时钟脉冲被用于从属设备，因此由该时钟操作的从属设备中的机制自动同步到串行接口上的主时钟。可选地，在所述保留时钟周期期间，除了来自串行时钟线的时钟脉冲，从属设备中的另外时钟生成器也被提供，用于产生另外的本本文档来自技高网...

【技术保护点】
一种电子设备，所述设备(120)包括串行接口单元(122)，所述串行接口单元(122)用于经由串行数据线和串行时钟线，根据串行协议与主设备(100)进行通信，所述串行协议定义了：‑时钟周期，所述时钟周期包括所述串行时钟线上的时钟脉冲和所述串行数据线上的要被同步传送到所述时钟脉冲的串行数据比特值，以及‑串行数据字传输，所述串行数据字传输包括用于传送具有数据比特值的数据字的预定数目时钟周期，所述串行协议进一步定义了所述串行数据字传输，以包括另外的预定数目的保留时钟周期，所述另外的预定数目的保留时钟周期没有被分配用于传送所述数据字的数据比特值，以及所述设备包括：时钟单元(124)，所述时钟单元(124)被布置成耦合于所述串行时钟线，用于基于所述串行数据字的所述保留时钟周期的所述时钟脉冲来提供衍生时钟(125)，以及控制单元(121)，所述控制单元(121)用于基于所述衍生时钟来执行逻辑操作。

【技术特征摘要】
【国外来华专利技术】1.一种电子设备，所述设备(120)包括串行接口单元(122)，所述串行接口单元(122)用于经由串行数据线和串行时钟线，根据串行协议与主设备(100)进行通信，所述串行协议定义了：-时钟周期，所述时钟周期包括所述串行时钟线上的时钟脉冲和所述串行数据线上的要被同步传送到所述时钟脉冲的串行数据比特值，以及-串行数据字传输，所述串行数据字传输包括用于传送具有数据比特值的数据字的预定数目时钟周期，所述串行协议进一步定义了所述串行数据字传输，以包括另外的预定数目的保留时钟周期，所述另外的预定数目的保留时钟周期没有被分配用于传送所述数据字的数据比特值，以及所述设备还包括：时钟单元(124)，所述时钟单元(124)被布置成耦合于所述串行时钟线，用于基于所述串行数据字的所述保留时钟周期的所述时钟脉冲来提供衍生时钟(125)，以及控制单元(121)，所述控制单元(121)用于基于所述衍生时钟来执行逻辑操作。2.根据权利要求1所述的设备，其中，所述串行协议还将所述串行数据字传输定义为对所述设备的写访问，在其中所述预定数目的时钟周期之后跟随有所述保留时钟周期。3.根据权利要求1或2所述的设备，其中，所述控制单元(121)被布置成：基于所述衍生时钟，通过所传输数据字的所述数据比特值来控制模拟功能。4.根据权利要求1、2所述的设备，其中所述串行协议还将所述串行数据字传输定义为自所述设备的读访问，在其中所述预定数目的时钟周期之前是所述保留时钟周期。5.根据权利要求4所述的设备，其中所述控制单元(121)被布置成：基于所述衍生时钟，从模拟功能检索数据结果，并且将所述数据结果输出，作为所传输数据字的所述数据比特值。6.根据权利要求1或2所述的设备，其中：所述串行协议定义了：-第一串行数据字传输，所述第一串行数据字传输包括第一预定数目的时钟周期，用于传送具有所述第一预定数目的数据比特值的数据字，-第二串行数据字传输，所述第二串行数据字传输包括用于传送下述数据字的所述第一预定数目的时钟周期：该数据字具有的数据比特值小于所述第一预定数目的数据比特值，所述第一预定数目的时钟周期的剩余数目构成所述保留时钟周期。7.根据权利要求6所述的设备，其中，所述第一预定数目是8，而构成所述保留时钟周期的所述剩余数目是2。8.根据权利要求6所述的设备，其中所述第一预定数目是16、24或32，而构成所述保留时钟周期的所述剩余数目是2、4、6或8。9.一种主设备，所述设备(100)包括串行接口单元(102)，所述串行接口单元(102)用于经由串行数据线和串行时钟线，根据串行协议与串行从属设备(120)通信，所述串行协议定义...

【专利技术属性】
技术研发人员：奥利维尔·多阿雷，克里斯托夫·朗代，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US