一种实现主备倒换背板时钟的系统及方法技术方案

本发明专利技术涉及电子通信技术领域，尤其涉及一种实现主备倒换背板时钟的系统，用于窄带接入局端设备，包括设置于背板上的第一主控卡和第二主控卡，可切换地择其中之一输出时钟信号至背板；以当前输出时钟信号至背板的主控卡作为主用主控卡，另一主控卡作为备用主控卡；主用主控卡于产生一使能控制信号以关闭输出时钟信号至背板之前的第一设定时间时产生一第一控制信号，第一控制信号经过一传输延迟时间后至另一主控卡，另一主控卡于第二处理时间的处理过程后产生一另一使能控制信号以控制主控卡输出时钟信号至背板，以上技术方案运用主备倒换提前通知的模式，实现了主备倒换时背板时钟的无缝衔接。

【技术实现步骤摘要】

本专利技术设及电子通信
，尤其设及一种实现主备倒换背板时钟的系统及方 法。
技术介绍
在窄带接入局端设备中，如图1所示，通常设置两块主控卡，分别为主控卡A和主 控卡B，和多块线卡2,两块主控卡实现冗余备份，多块线卡实现业务传输。主控卡A或主控 卡B通过背板1将时钟送给线卡2,时钟信号由主用主控卡输出时，从主控卡不输出时钟信 号。主控卡A和主控卡B的主从关系倒换时，原来的主用主控卡变为从主控卡，关闭到背板 的时钟输出，原来的从主控卡则变为主用主控卡，开启时钟输出。 主备倒换是窄带接入局端设备中的一个基本要求，窄带系统对时钟要求严格，然 而上述的主备倒换时输出至背板的时钟信号存在缺口，倒换时刻时钟信号不完整会导致业 务误码甚至中断，影响系统的运行。
技术实现思路
针对现有技术存在的上述技术问题，提供一种实现主备倒换背板时钟的系统窄带 接入局端设备及方法，W解决现有的主备倒换时存在时钟缺口，导致误码甚至中断的问题。 阳0化]具体技术方案如下： 一种实现主备倒换背板时钟的系统，其中，用于窄带接入局端设备，包括设置于一 背板（Ia)上的一第一主控卡（11)和一第二主控卡（12)，所述第一主控卡（11)或所述第二 主控卡（12)可切换地择其中之一输出时钟信号（CLK_TO_LINE_CARD巧至所述背板（Ia); W当前输出所述时钟信号（CLK_TO_LINE_CARD巧至所述背板（Ia)的主控卡作为主用主控 卡，另一主控卡作为备用主控卡； 所述主用主控卡于产生一使能控制信号W关闭输出所述时钟信号（CLK_T0_ LWE_CA畑巧至所述背板（la)之前的第一设定时间（T3)时产生一第一控制信号 (MSTRTOPEER)，所述第一控制信号（MS77?_'化>_ /Y:怎A> )经过一传输延迟时间灯1) 后至另一主控卡，另一所述主控卡于一第二处理时间（T2)的处理过程后产生一另一使能 控制信号W控制所述主控卡输出时钟信号至所述背板（Ia)，所述第一设定时间（T3)等于 所述传输延迟时间（Tl)加上所述第二处理时间灯2)，实现所述主用主控卡在所述第一主 控卡（11)和所述第二主控卡（12)之间切换。 上述的实现主备倒换背板时钟的系统，所述第一主控卡（11)包括，第一可编程逻辑器件扣5)，设有： 第一使能控制信号端〇15_方豆^用W产生一第一使能控制信号； W11] 第一控制信号端(U5_M577? _ '尸0 _尸坑:巧），用于产生所述第一控制信号(MSTRTOPEER); 所述第二主控卡（12)包括， 第二可编程逻辑器件扣6)，设有： 第二控制信号接收端（U6__方巧京;兩办r;：瓦品），与所述第一控制信号端 (U5_MS77?_7Y)_/乂'￡/?)之间经过一传输线路连接，所述传输线路用于产生所述传输延 迟时间（Tl); 第二使能控制信号端(U6_万巧^)，于所述第二处理时间（T2)的处理过程后产生 一第二使能控制信号W控制所述第二主控卡（12)输出时钟信号至所述背板（la)。 上述的实现主备倒换背板时钟的系统，所述第一主控卡（11)还包括，第一同步时钟忍片扣13)，包括，一第一参考时钟输入端扣13_REF_&K1)，连接所 述背板上的外部参考时钟（化K_Source);-第二参考时钟输入端扣13_REF_&K2)，连接另 一主控卡提供的时钟信号；于一参考选择信号扣13_REF_SEL)的作用下选择其中之一作为 参考时钟源；还包括一第一时钟输出端扣13_CLK2M)、一第二时钟输出端扣13_CLK8M)和 一第S时钟输出端扣13_CLK16M)，所述第一时钟输出端扣13_CLK2M)、所述第二时钟输出 端扣13_CLK8M)、所述第S时钟输出端扣13_CLK16M)同步于所选择的参考时钟源W输出不 同分频倍数的时钟信号，所述第S时钟输出端扣13_CLK16M)与所述第一可编程逻辑器件 扣5)的时钟输入端连接，提供所述第一可编程逻辑器件扣5)的时钟周期。 上述的实现主备倒换背板时钟的系统，所述第一主控卡（11)还包括， 第一线路驱动器扣14)，于所述第一使能控制信号的作用下导通或关闭W控制所 述第一时钟输出端扣13_CLK2M)的信号输出作为所述时钟信号（CLK_TO_LINE_CARD巧； 第一处理器扣11)，所述第一处理器扣11)通过串行总线接口扣11_S化、U11_SDA) 与所述第一可编程逻辑器件扣5)连接；所述第一处理器扣11)还通过通用输入输出接口 扣11_GPI0)与所述第一同步时钟忍片扣13)连接，W提供所述参考选择信号扣13_REF_ 沈L)。 上述的实现主备倒换背板时钟的系统，所述第一可编程逻辑器件扣5)还包括第 一脉冲发送信号端扣5_口化沈_1'0_口邸时、第一脉冲接收信号端扣5_口化沈_。1?01_口邸时；所 述第二可编程逻辑器件扣6)设有第二脉冲接收信号端扣6_P化沈_。301_口邸时、第二脉冲 发送信号端扣6_PULW_T(U^ER); 阳02引所述第一脉冲发送信号端扣5_P化沈_T(U^ER)与所述第二脉冲接收信号端扣6_ 口化沈_。301_口邸时经过一第一传输路径连接，所述第一脉冲接收信号端扣5_PULW_FR0M_ 阳邸）与所述第二脉冲发送信号端扣6_P化沈_T(U^ER)通过一第二传输路径连接，所述第 一传输路径与所述传输线路产生的相同的传输延迟时间，及所述第二传输路径与所述传输 线路产生的相同的传输延迟时间。 上述的实现主备倒换背板时钟的系统，所述第二主控卡（12)还包括，第二同步时钟忍片扣23)，包括，一第S参考时钟输入端扣23_REF_&K1)，连接所 述背板（Ia)上的外部参考时钟（化K_Source);-第四参考时钟输入端扣23_REF_&K2)， 连接所述第一同步时钟忍片扣13)的第二时钟输出端扣13_CLK8M);于一第二参考选择 信号扣23_REF_SEL)的作用下选择其中之一作为参考时钟源；还包括一第四时钟输出端 扣23_&K2M)、一第五时钟输出端扣23_&K8M)和一第六时钟输出端扣23_&K16M)，所述第 四时钟输出端扣23_CLK2M)、一第五时钟输出端扣23_CLK8M)和一第六时钟输出端扣23_CLK16M)同步于所选择的参考时钟源W输出经不同分频倍数的时钟信号，所述第六时钟输 出端扣23_CLK16M)与所述第二可编程逻辑器件扣6)的时钟输入端连接，提供所述第二可 编程逻辑器件扣6)的时钟周期。上述的实现主备倒换背板时钟的系统，所述第二主控卡（12)还包括， 第二线路驱动器扣24)，于所述第二使能控制信号的作用下导通或关闭W控制所 述第S时钟输出端扣23_CLK2M)的信号输出作为所述时钟信号（CLK_T0_LINE_CA畑巧；第二处理器扣21)，所述第二处理器扣21)通过串行总线接口扣21_S化、U21_SDA) 与所述第二可编程逻辑器件扣6)连接；所述第二处理器扣21)还通过通用输入输出接口 扣21_GPI0)与所述第二同步时钟忍片扣23)连接，W提供所述第二参考选择信号扣23_ 尺邸_沈L)。 上述的实现主备倒换背板时钟的系统，所述第二处理时间本文档来自技高网...

【技术保护点】
一种实现主备倒换背板时钟的系统，其特征在于，用于窄带接入局端设备，包括设置于一背板(1a)上的一第一主控卡(11)和一第二主控卡(12)，所述第一主控卡(11)或所述第二主控卡(12)可切换地择其中之一输出时钟信号(CLK_TO_LINE_CARDS)至所述背板(1a)；以当前输出所述时钟信号(CLK_TO_LINE_CARDS)至所述背板(1a)的主控卡作为主用主控卡，另一主控卡作为备用主控卡；所述主用主控卡于产生一使能控制信号以关闭输出所述时钟信号(CLK_TO_LINE_CARDS)至所述背板(1a)之前的第一设定时间(T3)时产生一第一控制信号所述第一控制信号经过一传输延迟时间(T1)后至另一主控卡，另一所述主控卡于一第二处理时间(T2)的处理过程后产生一另一使能控制信号以控制所述主控卡输出时钟信号至所述背板(1a)，所述第一设定时间(T3)等于所述传输延迟时间(T1)加上所述第二处理时间(T2)，实现所述主用主控卡在所述第一主控卡(11)和所述第二主控卡(12)之间切换。

【技术特征摘要】

【专利技术属性】
技术研发人员：王亦鸾，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：发明
国别省市：上海;31