I2C主设备与从设备之间串行时钟线SCL控制的方法及装置制造方法及图纸

本发明专利技术公开了I2C主设备与从设备之间串行时钟线SCL控制的方法，应用于一可编程逻辑器件PLD，PLD连接I2C主设备和从设备的I2C串行时钟线SCL，主设备的I2C接口通过PLD扩展出至少两条SCL；该方法包括：主设备访问从设备时，待所述主设备产生SCL下降沿后，PLD同时驱动主设备SCL和从设备SCL为低电平并进行计时；当计时时间达到时长阈值时，PLD释放所述从设备SCL并进一步在所述从设备SCL为高电平时，释放所述主设备SCL。本发明专利技术还公开了可编程逻辑器件PLD。本发明专利技术在使用PLD连接I2C主设备和从设备的SCL时，可匹配主设备与从设备之间的速度，实现主设备对低速从设备的成功访问。

【技术实现步骤摘要】

本申请涉及I2C的串行时钟线SCL实现
，尤其涉及I2C主设备与从设备之间串行时钟线SCL控制的方法及装置。
技术介绍
I2C (Inter-1ntegrated Circuit,内部整合电路)总线是由PHILIPS公司开发的一种简单的双向两线总线，用于IC (Integrated Circuit集成电路板)之间的有限控制,包括I2C的串行时钟线(SCL)和I2C的串行数据线(SDA)两根线。根据I2C规范，时钟线SCL的实现方法是“线与”，如图1所示，同一路SCL上任何一个设备如果输出低电平，则会驱动这一路SCL为低电平，该路SCL上的所有设备都释放总线时，该路时钟线SCL通过上拉电阻变为高电平，也就是说，SCL线被有最长低电平周期的器件保持低电平，此时，低电平周期短的器件会进入高电平的等待状态，当所述有最长低电平周期的器件释放时钟线SCL时，同一路SCL上的所有设备都释放了 SCL，此时，该路时钟线SCL才通过上拉电阻变为高电平。如此设计的主要目的是为了兼容I2C总线上挂接的低速从设备。在I2C总线上挂接的主设备与从设备直连的情况下，主设备SCL与从设备SCL的信号是直连本文档来自技高网...

【技术保护点】
一种I2C主设备与从设备之间串行时钟线SCL控制的方法，应用于一可编程逻辑器件PLD，所述PLD连接I2C主设备和从设备的I2C串行时钟线SCL，所述主设备的一I2C接口通过PLD扩展出至少两条SCL；其特征在于，该方法包括：当所述主设备需要访问任一从设备时，待所述主设备产生SCL下降沿后，PLD同时驱动所述主设备SCL和所述从设备SCL为低电平，并同时进行计时；当计时时间达到时长阈值时，PLD释放对所述从设备SCL的控制并进一步在所述从设备SCL为高电平时，释放对所述主设备SCL的控制。

【技术特征摘要】
1.一种I2C主设备与从设备之间串行时钟线SCL控制的方法，应用于一可编程逻辑器件PLD，所述PLD连接I2C主设备和从设备的I2C串行时钟线SCL，所述主设备的一 I2C接口通过PLD扩展出至少两条SCL ;其特征在于，该方法包括: 当所述主设备需要访问任一从设备时，待所述主设备产生SCL下降沿后，PLD同时驱动所述主设备SCL和所述从设备SCL为低电平，并同时进行计时； 当计时时间达到时长阈值时，PLD释放对所述从设备SCL的控制并进一步在所述从设备SCL为高电平时，释放对所述主设备SCL的控制。2.根据权利要求1所述的方法，其特征在于，所述主设备产生SCL下降沿之前进一步包括: 通过所述PLD中的选通寄存器建立所述主设备SCL与待访问的从设备SCL之间的双向通道。3.根据权利要求1所述的方法，其特征在于，所述时长阈值为所述主设备上预先设定的SCL低电平时间。4.根据权利要求1所述的方法，其特征在于，当所述计时时间小于时长阈值时，PLD保持驱动所述主设备SCL和所述从设备SCL为低电平。5.一种可编程逻辑器件PLD，所述PLD连接I2C主设备...

【专利技术属性】
技术研发人员：孙广，慕长林，
申请(专利权)人：杭州华三通信技术有限公司，
类型：发明
国别省市：