一种零温漂电流偏置电路制造技术

本实用新型专利技术涉及一种零温漂电流偏置电路，包括基准电压产生电路和偏置电流产生电路，基准电压产生电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，第一MOS管、第二MOS管、第三MOS管采用共源共栅的结构，第一电阻连接在第四MOS管源极和第一三极管发射极之间，第五MOS管的源极连接第二三极管的发射极，第二电阻连接在第三MOS管漏极和第三三极管发射极之间，第一三极管、第二三极管、第三三极管的基极和集电极接地，偏置电流产生电路包括运算放大器、第六MOS管、第七MOS管、第八MOS管和第三电阻，基准电压产生电路连接运算放大器的正向输入端，第三电阻连接在第六MOS管源极与地之间。

A Zero Temperature Drift Current Bias Circuit

The utility model relates to a zero temperature drift current bias circuit, which comprises a reference voltage generation circuit and a bias current generation circuit. The reference voltage generation circuit includes a first MOS tube, a second MOS tube, a third MOS tube, a fourth MOS tube, a fifth MOS tube, a first triode, a second triode, a third triode, a first resistance and a second resistance, a first MOS tube, a second MOS tube and a third MOS tube. The first resistance is connected between the source of the fourth MOS transistor and the emitter of the first triode. The source of the fifth MOS transistor is connected with the emitter of the second triode. The second resistance is connected between the drain of the third MOS transistor and the emitter of the third triode. The base and collector of the first triode, the second triode and the third triode are grounded. Operational amplifier, sixth MOS transistor, seventh MOS transistor, eighth MOS transistor and third resistor. The reference voltage generation circuit connects the forward input of the operational amplifier. The third resistor is connected between the source and ground of the sixth MOS transistor.

【技术实现步骤摘要】
一种零温漂电流偏置电路
本技术涉及集成电路设计领域，尤其涉及一种电流偏置电路，具体的说是涉及一种零温漂的电流偏置电路。
技术介绍
在集成电路设计领域中，各种功能的集成电路几乎都离不开电流偏置电路。在某些应用中我们需要用到零温漂的电流偏置电路，即电流偏置的大小不随温度的变化而改变。通常的零温漂电流电路产生方式如图1所示，Vref为不受温度影响的基准电压，RA和RB为不同材质的电阻，RA为正温度特性的电阻（即当温度升高时RA的阻值将变大），RB为负温度特性的电阻（即当温度升高时RB的阻值将变小），恰当地选择RA和RB的阻值，可以使它们的正负温漂相互抵消。又因Vref不受温度影响，所以我们将得到不受温度影响的偏置电流Io：。然而该电路存在一个严重问题，因RA和RB是不同材质的电阻，所以它们受工艺波动的影响是不同的。在某一工艺条件下匹配好RA和RB的阻值使其温漂为0，当工艺条件发生变化时，RA和RB的阻值可能都会发生变化，此时温漂将不再是零。
技术实现思路
本技术针对现有零温漂电流电路所存在的问题，提出一种零温漂电流偏置电路，该电路产生的偏置电流不受温度的影响，实现了零温漂，同时又不受电阻工艺条件的影响。为了实现上述目的，本技术采用的技术方案为，一种零温漂电流偏置电路，包括基准电压产生电路和偏置电流产生电路，所述基准电压产生电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，所述第一MOS管、第二MOS管、第三MOS管采用共源共栅的结构，并且源极连接电源VDD，第一MOS管的漏极连接第四MOS管的漏极，第一MOS管的栅极与漏极相连，第二MOS管的漏极连接第五MOS管的漏极，第三MOS管的漏极连接第二电阻的一端，第四MOS管和第五MOS管的栅极相连，第五MOS管的栅极与漏极相连，第四MOS管的源极连接第一电阻的一端，第一电阻的另一端连接第一三极管的发射极，第五MOS管的源极连接第二三极管的发射极，第二电阻的另一端连接第三三极管的发射极，第一三极管、第二三极管、第三三极管的基极和集电极均接地GND，在第三MOS管的漏极与第二电阻之间引出一条支路作为基准电压产生电路的输出端；所述偏置电流产生电路包括运算放大器、第六MOS管、第七MOS管、第八MOS管和第三电阻，所述基准电压产生电路的输出端连接运算放大器的正向输入端，运算放大器的反向输入端连接第六MOS管的源极，运算放大器的输出端连接第六MOS管的栅极，第六MOS管的漏极连接第七MOS管的漏极，第七MOS管和第八MOS管的源极均连接电源VDD，第七MOS管和第八MOS管的栅极相连，第七MOS管的栅极和漏极相连，第三电阻的一端连接第六MOS管的源极，另一端接地GND，将第八MOS管的漏极引出作为偏置电流产生电路的输出端。作为本技术的一种改进，所述第一MOS管、第二MOS管、第三MOS管、第七MOS管和第八MOS管均采用PMOS管，所述第四MOS管、第五MOS管和第六MOS管均采用NMOS管。作为本技术的一种改进，所述第一MOS管、第二MOS管、第三MOS管采用宽长比W/L值相同的PMOS管，所述第四MOS管、第五MOS管采用宽长比W/L值相同的NMOS管，所述第七MOS管和第八MOS管采用宽长比W/L值相同的PMOS管。作为本技术的一种改进，所述第一三极管、第二三极管、第三三极管均采用PNP型三极管。作为本技术的一种改进，第一三极管、第二三极管、第三三极管的发射极面积比为M：1：1。作为本技术的一种改进，所述第一电阻、第二电阻和第三电阻采用相同的材质制作而成，第一电阻、第二电阻和第三电阻的温度变化率相同。作为本技术的一种改进，所述第一电阻、第二电阻和第三电阻为具有负温度特性的电阻。作为本技术的一种改进，所述第三电阻的温度变化率小于第三三极管发射结正向压降的温度变化率。作为本技术的一种改进，所述第三电阻在室温下的取值由基准电压产生电路输出端输出的偏置电流大小决定。相对于现有技术，本技术所提出的零温漂电流偏置电路的整体结构设计巧妙，结构简单合理，易于实现，性能参数稳定可靠，通过本电路产生的偏置电流不再受生产工艺的波动而影响，并且偏置电流受温度变化影响小，在-20℃~120℃的温度范围内变化量仅为2%左右。附图说明图1为现有的零温漂电流电路。图2为本技术的基准电压产生电路结构。图3为本技术所提出的零温漂电流偏置电路。图4为本技术所提出的零温漂电流偏置电路的实验仿真结果图。具体实施方式为了加深对本技术的理解和认识，下面结合附图对本技术作进一步描述和介绍。如图2-3所示，一种零温漂电流偏置电路，包括基准电压产生电路和偏置电流产生电路，所述基准电压产生电路包括第一MOS管PM0、第二MOS管PM1、第三MOS管PM2、第四MOS管NM0、第五MOS管NM1、第一三极管Q0、第二三极管Q1、第三三极管Q2、第一电阻R0和第二电阻R1，所述第一MOS管PM0、第二MOS管PM1、第三MOS管PM2采用共源共栅的结构，并且源极连接电源VDD，第一MOS管PM0的漏极连接第四MOS管NM0的漏极，第一MOS管PM0的栅极与漏极相连，第二MOS管PM1的漏极连接第五MOS管NM1的漏极，第三MOS管PM2的漏极连接第二电阻R1的一端，第四MOS管NM0和第五MOS管NM1的栅极相连，第五MOS管NM1的栅极与漏极相连，第四MOS管NM0的源极连接第一电阻R0的一端，第一电阻R0的另一端连接第一三极管Q0的发射极，第五MOS管NM1的源极连接第二三极管Q1的发射极，第二电阻R1的另一端连接第三三极管Q2的发射极，第一三极管Q0、第二三极管Q1、第三三极管Q2的基极和集电极均接地GND，在第三MOS管PM2的漏极与第二电阻R1之间引出一条支路作为基准电压产生电路的输出端；所述偏置电流产生电路包括运算放大器、第六MOS管NM2、第七MOS管PM3、第八MOS管PM4和第三电阻R2，所述基准电压产生电路的输出端连接运算放大器的正向输入端，运算放大器的反向输入端连接第六MOS管NM2的源极，运算放大器的输出端连接第六MOS管NM2的栅极，第六MOS管NM2的漏极连接第七MOS管PM3的漏极，第七MOS管PM3和第八MOS管PM4的源极均连接电源VDD，第七MOS管PM3和第八MOS管PM4的栅极相连，第七MOS管PM3的栅极和漏极相连，第三电阻R2的一端连接第六MOS管NM2的源极，另一端接地GND，将第八MOS管PM4的漏极引出作为偏置电流产生电路的输出端。其中，所述第一MOS管PM0、第二MOS管PM1、第三MOS管PM2、第七MOS管PM3和第八MOS管PM4均采用PMOS管，所述第四MOS管NM0、第五MOS管NM1和第六MOS管NM2均采用NMOS管。进一步地，所述第一MOS管PM0、第二MOS管PM1、第三MOS管PM2采用宽长比W/L值相同的PMOS管，所述第四MOS管NM0、第五MOS管NM1采用宽长比W/L值相同的NMOS管，所述第七MOS管PM3和第八MOS管PM4采用宽长比W/L值相同的PMOS管。所述第一三极管Q0、第本文档来自技高网...

【技术保护点】
1.一种零温漂电流偏置电路，其特征在于：包括基准电压产生电路和偏置电流产生电路，所述基准电压产生电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，所述第一MOS管、第二MOS管、第三MOS管采用共源共栅的结构，并且源极连接电源VDD，第一MOS管的漏极连接第四MOS管的漏极，第一MOS管的栅极与漏极相连，第二MOS管的漏极连接第五MOS管的漏极，第三MOS管的漏极连接第二电阻的一端，第四MOS管和第五MOS管的栅极相连，第五MOS管的栅极与漏极相连，第四MOS管的源极连接第一电阻的一端，第一电阻的另一端连接第一三极管的发射极，第五MOS管的源极连接第二三极管的发射极，第二电阻的另一端连接第三三极管的发射极，第一三极管、第二三极管、第三三极管的基极和集电极均接地GND，在第三MOS管的漏极与第二电阻之间引出一条支路作为基准电压产生电路的输出端；所述偏置电流产生电路包括运算放大器、第六MOS管、第七MOS管、第八MOS管和第三电阻，所述基准电压产生电路的输出端连接运算放大器的正向输入端，运算放大器的反向输入端连接第六MOS管的源极，运算放大器的输出端连接第六MOS管的栅极，第六MOS管的漏极连接第七MOS管的漏极，第七MOS管和第八MOS管的源极均连接电源VDD，第七MOS管和第八MOS管的栅极相连，第七MOS管的栅极和漏极相连，第三电阻的一端连接第六MOS管的源极，另一端接地GND，将第八MOS管的漏极引出作为偏置电流产生电路的输出端。...

【技术特征摘要】
1.一种零温漂电流偏置电路，其特征在于：包括基准电压产生电路和偏置电流产生电路，所述基准电压产生电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一三极管、第二三极管、第三三极管、第一电阻和第二电阻，所述第一MOS管、第二MOS管、第三MOS管采用共源共栅的结构，并且源极连接电源VDD，第一MOS管的漏极连接第四MOS管的漏极，第一MOS管的栅极与漏极相连，第二MOS管的漏极连接第五MOS管的漏极，第三MOS管的漏极连接第二电阻的一端，第四MOS管和第五MOS管的栅极相连，第五MOS管的栅极与漏极相连，第四MOS管的源极连接第一电阻的一端，第一电阻的另一端连接第一三极管的发射极，第五MOS管的源极连接第二三极管的发射极，第二电阻的另一端连接第三三极管的发射极，第一三极管、第二三极管、第三三极管的基极和集电极均接地GND，在第三MOS管的漏极与第二电阻之间引出一条支路作为基准电压产生电路的输出端；所述偏置电流产生电路包括运算放大器、第六MOS管、第七MOS管、第八MOS管和第三电阻，所述基准电压产生电路的输出端连接运算放大器的正向输入端，运算放大器的反向输入端连接第六MOS管的源极，运算放大器的输出端连接第六MOS管的栅极，第六MOS管的漏极连接第七MOS管的漏极，第七MOS管和第八MOS管的源极均连接电源VDD，第七MOS管和第八MOS管的栅极相连，第七MOS管的栅极和漏极相连，第三电阻的一端连接第六MOS管的源极，另一端接地GND，将第八M...

【专利技术属性】
技术研发人员：张胜，谭在超，丁国华，罗寅，
申请(专利权)人：苏州锴威特半导体有限公司，
类型：新型
国别省市：江苏,32