一种相位插值器和相位插值器的控制方法技术

本发明专利技术公开了一种相位插值器和相位插值器的控制方法，相位插值器包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号，由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。

【技术实现步骤摘要】
一种相位插值器和相位插值器的控制方法
本专利技术涉及相位插值器
，更具体的说是涉及一种相位插值器和相位插值器的控制方法。
技术介绍
相位插值器为一种能够将频率相同相位不同的两个周期性的输入时钟信号按比例混合产生的一个频率相同但相位介于两者之间的输出时钟信号的器件，在实际应用中，具有对其进行档位切换的需求。具体的，相位插值器包括编码电路以及与编码电路相连的时钟混频器，当需要进行档位切换时，编码电路可以通过输出权重控制信号使得时钟混频器的输出相位由当前相位当前或向后切换某一步长。然后由于混频器本身特性的影响，会使得相位插值器的输出时钟信号出现毛刺，而切换步长越大该毛刺现象越严重，从而增加误码风险。
技术实现思路
有鉴于此，本专利技术提供一种相位插值器，以解决上述技术问题。为实现上述目的，本专利技术提供如下技术方案：一种相位插值器，包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。优选的，所述第一频率的计算公式如下：其中，ft1为所述第一频率，f0为所述相位插值器的工作时钟频率，Δθ1为所述第一步长；所述第一增益为所述时钟混频器由当前相位向前切换所述第一步长时的衰减系数。优选的，所述第二频率的计算公式如下：其中，ft2为所述第二频率，f0为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；所述第二增益为所述时钟混频器由当前相位切换所述第二步长时的衰减系数。优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；所述均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元。优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；所述均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；所述均衡模块包括第一均衡模块和第二均衡模块；所述第一均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元；所述第二均衡模块的第一输入端连接在所述第一权重单元和所述第一负载单元之间，所述均衡模块的第二输入端连接在所述第二权重单元和所述第二负载单元之间。一种相位插值器的控制方法，应用于如上任一项所述的相位插值器中，包括：接收档位切换指令；基于所述档位切换指令确定相位切换方向以及切换步长，基于所述相位切换方向和切换步长生成用于控制所述时钟混频器的相位切换的权重控制信号。经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种相位插值器，包括：编码电路，与所述编码电路相连的时钟混频器，设置在所述时钟混频器的输出端的均衡模块，该均衡模块用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号，由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有的相位插值器的结构示意图；图2为现有的时钟混频器的结构示意图；图3为现有的时钟混频器的相位向前切换的波形示意图；图4为现有的时钟混频器的相位向后切换的波形示意图；图5为本专利技术一个实施例公开的一种相位插值器的一种结构示意图；图6为本专利技术一个实施例公开的一种相位插值器的另一结构示意图；图7为本专利技术一个实施例公开的时钟混频器的相位向前切换的波形示意图；图8为本专利技术一个实施例公开的时钟混频器的相位向后切换的波形示意图；图9为本专利技术一个实施例公开的均衡模块的频率响应曲线示意图；图10为本专利技术另一实施例公开的时钟混频器和均衡模块的连接的结构示意图；图11为本专利技术又一实施例公开的时钟混频器和均衡模块的连接的结构示意图；图12本专利技术一个实施例公开的一种相位插值器的控制方法的流程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。现有的相位插值器的结构如图1所示，相位插值器包括：编码电路100、两个多路复用器200、时钟混频器300以及两个差分转单端放大器400。其中：时钟混频器300的输入端与两个多路复用器200相连，时钟混频器300的控制端与编码电路100相连，时钟混频器300的输出端与两个差分转单端放大器400相连。编码电路100分别与两个多路复用器200以及时钟混频器300相连，当需要进行档位切换时，编码电路可以通过输出权重控制信号使得混频器的输出相位由当前相位当前或向后切换某一步长。具体的，现有的时钟混频器的一种结构如图2所示，基于该结构描述时钟混频器在进行相位切换时出现的毛刺现象。具体的：(1)相位向前切换如图3所示，假设时钟混频器当前工作在b相位，在某一时间点tt，编码电路通过控制时钟混频器的权重使得时钟混频器的输出相位由b相位向前切换某一步长至a相位。在理想状态下，在tt时刻，时钟混频器的输出时钟信号应该在较短时间到达a相位，即图3中的①线，那么，时钟混频器的输出时钟信号对应的翻转时间点应该在x位置，x位置为切换相位后时钟混频器的输出时钟信号应该到达的位置。而实际情况中，时钟混频器的输出时钟信号如②线所示。这是由于在切换相位时，a相位所对应的权重单元已经在往反方向充放电流，从而导致输出时钟信号不仅不上升反而开始下降。时钟混频器为了优化档位的线性度，通常会使得输出节点的时间常数较大，以使得斜率减缓从而便于混频。因此，即使时刻tt向前移动到还没到达波峰的某一位置，低带宽也限制输出节点不可能出现如①线所示的迅速上升。最终，差分转单端放大器以y点为翻本文档来自技高网...

【技术保护点】
一种相位插值器，其特征在于，包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。

【技术特征摘要】
1.一种相位插值器，其特征在于，包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。2.根据权利要求1所述的相位插值器，其特征在于，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。3.根据权利要求1所述的相位插值器，其特征在于，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。4.根据权利要求2所述的相位插值器，其特征在于，所述第一频率的计算公式如下：其中，ft1为所述第一频率，f0为所述相位插值器的工作时钟频率，Δθ1为所述第一步长；所述第一增益为所述时钟混频器由当前相位向前切换所述第一步长时的衰减系数。5.根据权利要求3所述的相位插值器，其特征在于，所述第二频率的计算公式如下：其中，ft2为所述第二频率，f0为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；所...

【专利技术属性】
技术研发人员：徐希，陈峰，陶成，夏洪锋，邰连梁，
申请(专利权)人：龙迅半导体合肥股份有限公司，
类型：发明
国别省市：安徽,34