一种片上基准时钟产生电路及方法技术

本发明专利技术公开了一种片上基准时钟产生电路及方法，所述片上基准时钟产生电路包括由多个延时单元级联而成的全差分环形振荡电路(10)、分别与每一延时单元连接的温度补偿电路(20)、与最后一级延时单元的两个输出端连接的比较器(30)以及与所述比较器(30)的输出端连接的延时锁相环(40)。实施本发明专利技术的有益效果是，通过采用温度补偿的方法实现振荡电路的片上集成，且结合延时锁相环对相位抖动的低通滤波特性，在相对较低复杂度的条件下，实现了完全片上集成、高稳定度的片上基准时钟产生电路。

【技术实现步骤摘要】
一种片上基准时钟产生电路及方法
本专利技术涉及一种能够实现高稳定度、全集成以及低成本片上基准时钟信号的片上基准时钟产生电路及方法。
技术介绍
对于大多数系统级芯片设计来说，振荡电路是必不可少的组成部分，它能为芯片提供时钟。在无线射频通信系统中，基准时钟的稳定度决定了频率合成的精度，影响数据传输与处理的准确性。在数字系统中，系统的稳定可靠工作也严重依赖时钟的稳定度。当前主要有两种方式为系统提供基准时钟：晶体和振荡电路。晶体可以分为有源晶体和无源晶体，其中有源晶体的振荡频率随温度、工艺及电源电压的变化具有极高的稳定度，因而高精度、高稳定系统中多采用晶体振荡器产生电路系统所需的基准时钟，但缺点是晶体与现有集成电路工艺无法兼容，因此系统集成度无法提高，成本较高。随着集成电路工艺的不断发展和成熟，集成到片上的振荡电路也得到了大量使用。但是在目前大量使用的标准CMOS工艺中，在工艺、电源电压和温度变化条件下，实现高稳定度的片上基准时钟产生电路仍然面临着诸多挑战。针对以上问题，目前主要采用基于RC自校准的方法设计的片上振荡器，但该方法需要片外具有的较小温度系数的分立电阻和电容，而分立器件的使用不利于集成度的提高和降低成本，且额外的校准电路又占用较大的芯片面积。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能够实现高稳定度、全集成以及低成本片上基准时钟信号的片上基准时钟产生电路及方法。本专利技术解决其技术问题所采用的技术方案是：构造一种片上基准时钟产生电路，包括由多个延时单元级联而成的全差分环形振荡电路、分别与每一延时单元连接的温度补偿电路、与最后一级延时单元的两个输出端连接的比较器以及与所述比较器的输出端连接的延时锁相环；所述温度补偿电路用于输出随温度变化的控制电压至所述全差分环形振荡电路；所述全差分环形振荡电路用于根据接收到的所述控制电压输出差分时钟信号至所述比较器；所述比较器用于将接收到的所述差分时钟信号转换为轨到轨方波信号至所述延时锁相环；所述延时锁相环用于根据接收到的所述轨到轨方波信号输出稳定的基准时钟信号。在上述片上基准时钟产生电路中，每一延时单元均包括晶体管M1～M7，其中：所述晶体管M7的栅极与所述温度补偿电路的输出端连接，所述晶体管M7的源极与电源连接，所述晶体管M7的漏极分别与所述晶体管M3、M4、M5以及晶体管M6的源极连接，所述晶体管M3的栅极分别与所述晶体管M3的漏极、所述晶体管M4的漏极、所述晶体管M5的栅极以及所述晶体管M1的漏极连接，所述晶体管M6的栅极分别与所述晶体管M6的漏极、所述晶体管M5的漏极、所述晶体管M4的栅极以及所述晶体管M2的漏极连接；其中：所述晶体管M1的栅极和晶体管M2的栅极为延时单元的两个输入端，延时单元根据所述两个输入端接收的输入信号的电平导通或者截止以控制该延时单元输出节点的寄生电容的放电；通过控制流过所述晶体管M3和晶体管M6的电流大小以控制该延时单元输出节点的寄生电容的充电，进而调整所述全差分振荡电路输出的差分时钟信号的频率。在上述片上基准时钟产生电路中，所述延时单元输出节点包括第一输出节点和第二输出节点，其中：所述第一输出节点为所述晶体管M3和所述晶体管M1的连接点，所述第二输出节点为所述晶体管M6和所述晶体管M2的连接点。在上述片上基准时钟产生电路中，每一延时单元均还包括晶体管M8、M9和晶体管M10以及开关S1、S2和开关S3；其中：所述开关S1的一端、开关S2的一端及开关S3的一端均与所述温度补偿电路的输出端连接，所述开关S1的另一端与所述晶体管M8的栅极连接，所述开关S2的另一端与所述晶体管M9的栅极连接，所述开关S3的另一端与所述晶体管M10的栅极连接；所述晶体管M8、M9及晶体管M10的源极均与所述电源连接，所述晶体管M8、M9及晶体管M10的漏极均与所述晶体管M7的漏极连接。在上述片上基准时钟产生电路中，所述晶体管M1和晶体管M2为N型MOS管，所述晶体管M3～晶体管M10均为P型MOS管。在上述片上基准时钟产生电路中，所述温度补偿电路包括用于输出偏置电压的偏置电路、与所述偏置电路连接，且用于对接收到的所述偏置电压进行隔离放大的隔离放大单元以及与所述隔离放大单元连接，且用于输出随温度变化的控制电压的控制电压产生电路。在上述片上基准时钟产生电路中，所述偏置电路包括晶体管M1’～M4’以及电阻R4，所述隔离放大单元包括运算放大器以及电阻R2和电阻R3，所述控制电压产生电路包括晶体管M5’、三极管Q1以及电阻R1，其中：所述晶体管M3’、M4’和晶体管M5’为P型MOS管，所述晶体管M1’和M2’为N型MOS管，所述三极管Q1为PNP型三极管；所述晶体管M3’和晶体管M4’的源极均与电源连接，所述晶体管M3’的栅极和所述晶体管M4’的栅极连接，所述晶体管M3’的漏极分别与所述晶体管M1’的漏极和栅极连接，所述晶体管M4’的漏极分别与其栅极及所述晶体管M2’的漏极连接，所述晶体管M1’的栅极和所述晶体管M2’的栅极连接，所述晶体管M2’的源极经所述电阻R4接地，所述晶体管M1’的源极接地；所述运算放大器的同相输入端与所述晶体管M4’的漏极连接，所述运算放大器的输出端经串联连接的电阻R2和电阻R3接地，所述运算放大器的反相输入端与所述电阻R2和电阻R3的连接点连接；所述晶体管M5’的源极与所述运算放大器的输出端连接，所述晶体管M5’的栅极与其漏极连接，所述晶体管M5’的漏极经所述电阻R1与所述三极管Q1的发射极连接，所述三极管Q1的基极与集电极连接并接地，所述晶体管M5’的漏极输出电压为所述温度补偿电路输出的所述控制电压。在上述片上基准时钟产生电路中，所述延时锁相环包括依次电连接的鉴频、鉴相器、电荷泵控制电路、环路滤波器、电压-电流转换模块及延时线；所述鉴频、鉴相器用于比较比较器输出的所述轨到轨方波信号与所述延时锁相环输出的所述基准时钟信号的相位，并根据比较结果控制所述电荷泵电路对所述环路滤波器的充、放电，所述环路滤波器输出电压给所述电压-电流转换模块，所述电压-电流转换模块将所述环路滤波器输出的电压的变化转换成电流的变化，再通过所述延时线控制延时线延时的变化以得到高稳定度的基准时钟信号。在上述片上基准时钟产生电路中，所述电荷泵控制电路包括第一电流源和第二电流源，晶体管M1”和M2”，其中：所述晶体管M1”为P型MOS管，所述晶体管M2”为N型MOS管，所述第一电流源与所述晶体管M1”的源极连接，所述晶体管M1”的漏极分别与所述晶体管M2”的漏极和所述环形滤波器连接，所述晶体管M2”的源极经所述第二电流源接地，所述晶体管M1”的栅极和晶体管M2”的栅极与所述鉴频、鉴相器的输出端连接。在上述片上基准时钟产生电路中，所述环形滤波器包括电阻R及晶体管M3”和晶体管M4”，其中：所述电阻R的一端分别与所述晶体管M1”的漏极、所述晶体管M4”的栅极以及所述电压-电流转换模块连接，所述电阻R的另一端与所述晶体管M3”的栅极连接，所述晶体管M3”的源极和漏极以及所述晶体管M4”的源极和漏极均接地，所述晶体管M3”和晶体管M4”为N型MOS管。还提供一种片上基准时钟产生方法，所述方法包括：温度补偿电路输出随温度变化的控制电压；全差分环本文档来自技高网...

【技术保护点】
一种片上基准时钟产生电路，其特征在于，包括由多个延时单元级联而成的全差分环形振荡电路(10)、分别与每一延时单元连接的温度补偿电路(20)、与最后一级延时单元的两个输出端连接的比较器(30)以及与所述比较器(30)的输出端连接的延时锁相环(40)；所述温度补偿电路(20)用于输出随温度变化的控制电压至所述全差分环形振荡电路(10)；所述全差分环形振荡电路(10)用于根据接收到的所述控制电压输出差分时钟信号至所述比较器(30)；所述比较器(30)用于将接收到的所述差分时钟信号转换为轨到轨方波信号至所述延时锁相环(40)；所述延时锁相环(40)用于根据接收到的所述轨到轨方波信号输出稳定的基准时钟信号。

【技术特征摘要】
1.一种片上基准时钟产生电路，其特征在于，包括由多个延时单元级联而成的全差分环形振荡电路(10)、分别与每一延时单元连接的温度补偿电路(20)、与最后一级延时单元的两个输出端连接的比较器(30)以及与所述比较器(30)的输出端连接的延时锁相环(40)；所述温度补偿电路(20)用于输出随温度变化的控制电压至所述全差分环形振荡电路(10)；所述全差分环形振荡电路(10)用于根据接收到的所述控制电压输出差分时钟信号至所述比较器(30)；所述比较器(30)用于将接收到的所述差分时钟信号转换为轨到轨方波信号至所述延时锁相环(40)；所述延时锁相环(40)用于根据接收到的所述轨到轨方波信号输出稳定的基准时钟信号；每一延时单元均包括晶体管M1～M7，其中：所述晶体管M7的栅极与所述温度补偿电路(20)的输出端连接，所述晶体管M7的源极与电源连接，所述晶体管M7的漏极分别与所述晶体管M3、M4、M5以及晶体管M6的源极连接，所述晶体管M3的栅极分别与所述晶体管M3的漏极、所述晶体管M4的漏极、所述晶体管M5的栅极以及所述晶体管M1的漏极连接，所述晶体管M6的栅极分别与所述晶体管M6的漏极、所述晶体管M5的漏极、所述晶体管M4的栅极以及所述晶体管M2的漏极连接；其中：所述晶体管M1的栅极和晶体管M2的栅极为延时单元的两个输入端，延时单元根据所述两个输入端接收的输入信号的电平导通或者截止以控制该延时单元输出节点的寄生电容的放电；通过控制流过所述晶体管M3和晶体管M6的电流大小以控制该延时单元输出节点的寄生电容的充电，进而调整所述全差分振荡电路(10)输出的差分时钟信号的频率；每一延时单元均还包括晶体管M8、M9和晶体管M10以及开关S1、S2和开关S3；其中：所述开关S1的一端、开关S2的一端及开关S3的一端均与所述温度补偿电路(20)的输出端连接，所述开关S1的另一端与所述晶体管M8的栅极连接，所述开关S2的另一端与所述晶体管M9的栅极连接，所述开关S3的另一端与所述晶体管M10的栅极连接；所述晶体管M8、M9及晶体管M10的源极均与所述电源连接，所述晶体管M8、M9及晶体管M10的漏极均与所述晶体管M7的漏极连接；所述晶体管M1和晶体管M2为N型MOS管，所述晶体管M3～晶体管M10均为P型MOS管。2.根据权利要求1所述的片上基准时钟产生电路，其特征在于，所述延时单元输出节点包括第一输出节点和第二输出节点，其中：所述第一输出节点为所述晶体管M3和所述晶体管M1的连接点，所述第二输出节点为所述晶体管M6和所述晶体管M2的连接点。3.根据权利要求1所述的片上基准时钟产生电路，其特征在于，所述温度补偿电路(20)包括用于输出偏置电压的偏置电路(201)、与所述偏置电路(201)连接，且用于对接收到的所述偏置电压进行隔离放大的隔离放大单元(202)以及与所述隔离放大单元(202)连接，且用于输出随温度变化的控制电压的控制电压产生电路(203)。4.根据权利要求3所述的片上基准时钟产生电路，其特征在于，所述偏置电路(201)包括晶体管M1’～M4’以及电阻R4，所述隔离放大单元(202)包括运算放大器(U1)以及电阻R2和电阻R3，所述控制电压产生电路(203)包括晶体管M5’、三极管Q1以及电阻R1，其中：所述晶体管M3’、M4’和晶体管M5’为...

【专利技术属性】
技术研发人员：李琰，俞航，刘少华，姜来，纪震，
申请(专利权)人：深圳大学，
类型：发明
国别省市：广东;44