半导体封装装置及其制造方法制造方法及图纸

一种半导体封装装置，其包含衬底、无源组件、有源组件和封装主体。所述无源组件安置在所述衬底上。所述有源组件安置在所述衬底上。所述封装主体安置在所述衬底上。所述封装主体包含覆盖所述有源组件和所述无源组件的第一部分以及覆盖所述无源组件的第二部分。所述封装主体的所述第二部分的顶部表面高于所述封装主体的所述第一部分的顶部表面。

【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术涉及半导体封装装置及其制造方法，且更确切地说涉及包含屏蔽层的半导体封装装置及其制造方法。
技术介绍
在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及更高的时钟速度，这可以涉及信号电平之间的更频繁的转换，这继而可以引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称作电磁干扰(EMI)。较小尺寸的半导体装置可通过在总电子系统内提供较高密度的半导体装置且因此提供邻近半导体装置处的较高电平的不希望的电磁发射而加重EMI。减少EMI的一种方式是屏蔽半导体封装装置内的一组半导体装置。具体地说，屏蔽可通过包含电接地且紧固到封装外部的导电壳体或外壳实现。当来自封装内部的电磁发射撞击壳体的内表面时，这些发射的至少一部分可以电短路，由此降低可以通过壳体且不利地影响邻近半导体装置的发射的电平。类似地，当来自邻近半导体装置的电磁发射撞击壳体的外表面时，可以出现类似电短路以减少封装内的半导体装置的EMI。
技术实现思路
根据本专利技术的一些实施例，半导体封装装置包含衬底、无源组件、有源组件和封装主体。无源组件安置在衬底上。有源组件安置在衬底上。封装主体安置在衬底上。封装主体包含覆盖有源组件和无源组件的第一部分以及覆盖无源组件的第二部分。封装主体的第二部分的顶部表面高于封装主体的第一部分的顶部表面。根据本专利技术的一些实施例，半导体封装装置包含衬底、第一电子组件、第二电子组件、第一封装主体和第二封装主体。第一电子组件安置在衬底上。第二电子组件安置在衬底上。第一封装主体安置在衬底上以覆盖第二电子组件且暴露第一电子组件。第二封装主体安置在第一封装主体上且覆盖第二电子组件。根据本专利技术的一些实施例，制造半导体封装装置的方法包含：提供衬底；在衬底上安置第一电子组件；在衬底上安置第二电子组件；在衬底上形成第一封装主体以覆盖第二电子组件与第一电子组件的至少一部分；在第一封装主体上且在第二电子组件上方形成第二封装主体；以及形成导电层以覆盖第一封装主体和第二封装主体。第二封装主体的顶部表面高于第一封装主体的顶部表面。附图说明图1说明根据本专利技术的一些实施例的半导体封装装置的截面图。图2说明根据本专利技术的一些实施例的半导体封装装置的截面图。图3A、图3B、图3C和图3D说明根据本专利技术的一些实施例的制造方法。贯穿图式和具体实施方式使用共用参考编号来指示相同或类似组件。根据以下结合附图作出的详细描述，本专利技术将会更显而易见。具体实施方式图1说明根据本专利技术的一些实施例的半导体封装装置1的截面图。半导体封装装置1包含衬底10、无源组件11a、11b、有源组件12、封装主体13、14和屏蔽层15。在一些实施例中，封装主体13被称作第一封装主体13，且封装主体14被称作第二封装主体14。在一些实施例中，封装主体包含封装主体的第一部分13和封装主体的第二部分14。衬底10可为(例如)印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可以包含互连结构，例如，再分布层(RDL)或接地元件。在一些实施例中，接地元件是从衬底10的横向表面102中暴露的通孔。在一些实施例中，接地元件是从衬底10的横向表面102中暴露的金属层。在一些实施例中，接地元件是从衬底10的横向表面102中暴露的金属迹线。无源组件11a、11b安置在衬底10的顶部表面101上。无源组件11a、11b可以是电子组件，例如，电容器、电阻器或电感器。每个无源组件11a、11b可以电连接到另一无源组件11a、11b中的一或多个且电连接到衬底10(例如，电连接到RDL)，并且电连接可以借助于表面安装技术(SMT)实现。有源组件12安置在衬底10的顶部表面101上。有源组件12可以是电子组件，例如集成电路(IC)芯片或裸片。有源组件12可以电连接到无源组件11a、11b中的一或多个且电连接到衬底10(例如，电连接到RDL)，并且电连接可以借助于倒装芯片或导线接合技术实现。在一些实施例中，从衬底的顶部表面101所测量的有源组件12的高度大于无源组件11a、11b的高度。在一些实施例中，有源组件12被称作第一电子组件，并且无源组件11a和/或11b被称作第二电子组件。封装主体13安置在衬底10的顶部表面101上且囊封衬底10的顶部表面101的一部分、无源组件11a、11b以及有源组件12的一部分。有源组件12的背侧表面121(例如，顶部表面)从封装主体13中暴露。换句话说，有源组件12的背侧表面121与封装主体13的顶部表面131对齐；例如有源组件12的背侧表面121基本上与封装主体13的顶部表面131共面。在一些实施例中，封装主体13覆盖无源组件11a、11b的相应的背侧表面111a、111b(例如，顶部表面)。封装主体13的横向表面132与衬底10的横向表面102对齐；例如封装主体13的横向表面132基本上与衬底10的横向表面102共面。在一些实施例中，封装主体13包含具有分散在其中的填充物的环氧树脂。封装主体14安置在封装主体13的顶部表面131的一部分上且在无源组件11a、11b的上方。封装主体14并不安置在有源组件12上方。在一些实施例中，从封装主体14的顶部表面141到无源组件11a、11b的相应的背侧表面111a、111b(例如，顶部表面)的距离在从约50微米(μm)到约100μm的范围内。封装主体14的厚度(例如，从封装主体14的顶部表面141到封装主体13的顶部表面131的距离)是根据有源组件12与无源组件11a、11b之间的厚度差确定的。在一些实施例中，封装主体14的面积大于无源组件11a、11b中的每一个的面积。在一些实施例中，封装主体14包括感光材料或由感光材料形成，例如感光聚合物树脂。在一些实施例中，封装主体14和封装主体13包括相同材料。替代地，封装主体14和封装主体13可以包括不同材料。在一些实施例中，封装主体14的顶部表面141高于封装主体13的顶部表面131。举例来说，第一距离可以是封装主体14的顶部表面141与衬底10的顶部表面101之间的距离，且第二距离可以是封装主体13的顶部表面131与衬底10的顶部表面101之间的距离，并且第一距离可大于第二距离。屏蔽层15安置在有源组件12的背侧表面121上且在封装主体13和封装主体14的外表面上，以覆盖封装主体13、封装主体14、有源组件12和衬底10的横向表面102。屏蔽层15电连接到衬底10的接地元件。在一些实施例中，屏蔽层15是保形屏蔽件。在一些实施例中，屏蔽层15的厚度是基本上均匀的。屏蔽层15的底部与衬底10的底部表面103对齐；例如屏蔽层15的底部基本上与衬底10的底部表面103共面。在一些实施例中，屏蔽层15是导电薄膜，并且可以包含(例如)铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢，或混合物、合金或它的其它组合。屏蔽层15可以包含单个导电层或多个导电层。在一些实施例中，屏蔽层15包含多个本文档来自技高网...

【技术保护点】
一种半导体封装装置，其包括：衬底；无源组件，其安置在所述衬底上；有源组件，其安置在所述衬底上；以及封装主体，其安置在所述衬底上，所述封装主体包括覆盖所述有源组件和所述无源组件的第一部分和覆盖所述无源组件的第二部分，其中所述封装主体的所述第二部分的顶部表面高于所述封装主体的所述第一部分的顶部表面。

【技术特征摘要】
2016.10.24 US 15/333,0081.一种半导体封装装置，其包括：衬底；无源组件，其安置在所述衬底上；有源组件，其安置在所述衬底上；以及封装主体，其安置在所述衬底上，所述封装主体包括覆盖所述有源组件和所述无源组件的第一部分和覆盖所述无源组件的第二部分，其中所述封装主体的所述第二部分的顶部表面高于所述封装主体的所述第一部分的顶部表面。2.根据权利要求1所述的半导体封装装置，其进一步包括安置在所述封装主体上的导电层。3.根据权利要求1所述的半导体封装装置，其中所述封装主体的所述第一部分的所述顶部表面与所述有源组件的背侧表面对齐。4.根据权利要求1所述的半导体封装装置，其中所述封装主体的所述第一部分的所述顶部表面与所述无源组件的背侧表面对齐。5.根据权利要求1所述的半导体封装装置，其中所述封装主体的所述第二部分包括固化的感光材料。6.根据权利要求1所述的半导体封装装置，其中所述封装主体的所述第二部分的面积大于所述无源组件的面积。7.根据权利要求1所述的半导体封装装置，其中从所述封装主体的所述第二部分的所述顶部表面到所述无源组件的背侧表面的距离在从约50微米(μm)到约100μm的范围内。8.一种半导体封装装置，其包括：衬底；第一电子组件，其安置在所述衬底上；第二电子组件，其安置在所述衬底上；第一封装主体，其安置在所述衬底上以覆盖所述第二电子组件且暴露所述第一电子组件；以及第二封装主体，其安置在所述第一封装主体上且覆盖所述第二电子组件。9.根据权利要求8所述的半导体封装装置，其进一步包括安置在所述第一封装主体和所述第二封装主体上的导电层。10.根据权利要求9所述的半导体封装装置，其中所述导电层接触所述第一电子组件...

【专利技术属性】
技术研发人员：李威弦，丁兆明，陈威宇，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71