半导体器件制造技术

本文所述的半导体器件可以包括：鳍状图案，沿第一方向延伸，其中第一侧壁和第二侧壁彼此面对；第一和第二栅电极，沿第二方向延伸并且彼此间隔开；第一栅极侧墙，位于第一栅电极的侧壁上；第二栅极侧墙，位于第二栅电极的侧壁上；鳍状图案中的第一沟槽，位于第一栅电极和第二栅电极之间并且具有第一宽度；以及鳍状图案中的第二沟槽，位于第一沟槽下方并且具有小于第一宽度的第二宽度。鳍状图案可以包括位于鳍状图案的侧壁上的第一拐点和第二拐点，并且第二沟槽的底部表面可以低于所述拐点。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2016年9月2日在韩国知识产权局递交的韩国专利申请No.10-2016-0112897的优先权，其全部公开内容通过引用并入本文中。
本公开的多个方面涉及一种半导体器件。更具体地，本公开涉及一种包括鳍状图案的半导体器件。
技术介绍
在用于提高半导体器件密度的规模化技术中，建议了一种多栅极晶体管，其中在衬底上形成鳍状硅本体并在硅本体的表面上形成栅极。因为这种多栅极晶体管利用3维沟道，所以容易规模化。此外，即使多栅极晶体管的栅极长度不增加，也可以改进电流控制能力。此外，可以有效地抑制沟道区域的电位受漏极电压影响的短沟道效应(SCE)。
技术实现思路
本公开的多个方面提供半导体器件，所述半导体器件能够通过形成具有中等凹陷轮廓的外延沟槽结构以减少栅电极和外延层之间的重叠来改善元件特性。根据本公开的一个方面，提供了一种半导体器件，包括：鳍状图案，所述鳍状图案沿第一方向延伸并且包括彼此面对的第一侧壁和第二侧壁；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开；第一栅极侧墙，位于第一栅电极的侧壁上；第二栅极侧墙，位于第二栅电极的侧壁上；第一沟槽，所述第一沟槽位于所述第一栅电极和所述第二栅电极之间以在所述鳍状图案中具有第一宽度；以及第二沟槽，所述第二沟槽位于所述第一沟槽下方以在所述鳍状图案中具有小于第一宽度的第二宽度，其中，所述鳍状图案包括位于所述第一侧壁上的第一拐点和位于所述第二侧壁上的第二拐点，以及所述第二沟槽的底部表面低于所述第一拐点和所述第二拐点。根据本公开的另一个方面，提供了一种半导体器件，包括：鳍状图案，所述鳍状图案沿第一方向延伸并且包括彼此面对的第一侧壁和第二侧壁；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开；第一栅极侧墙，所述第一栅极侧墙位于所述第一栅电极的侧壁上，并且包括位于所述鳍状图案的第一侧壁上的第一子栅极侧墙和位于所述鳍状图案的第二侧壁上的第二子栅极侧墙；第一沟槽，所述第一沟槽位于所述第一栅电极和所述第二栅电极之间以在所述鳍状图案中具有第一宽度；以及第二沟槽，所述第二沟槽位于所述第一沟槽下方以在所述鳍状图案中具有小于第一宽度的第二宽度，其中，沿所述第二方向测量的所述第一子栅极侧墙和所述第二子栅极侧墙之间的第一间隔大于在同一平面内沿所述第二方向测量的所述鳍状图案的第一侧壁和第二侧壁之间的第二间隔。根据本公开的另一个方面，提供了一种包括鳍状图案的半导体器件，所述鳍状图案沿第一方向延伸并且包括第一侧壁和第二侧壁。所述半导体器件可以包括：第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开。所述半导体器件可以包括：位于所述第一栅电极的侧壁上的第一栅极侧墙和位于所述第二栅电极的侧壁上的第二栅极侧墙；以及在所述鳍状图案中位于所述第一栅电极和所述第二栅电极之间的沟槽。所述沟槽可以具有阶梯轮廓。所述沟槽可以包括具有第一宽度的第一部分和位于所述第一部分下方且具有小于第一宽度的第二宽度的第二部分。所述鳍状图案可以包括位于所述鳍状图案的第一侧壁上的第一拐点和位于所述鳍状图案的第二侧壁上的第二拐点，并且所述沟槽的第二部分的底部表面可以低于所述第一拐点和所述第二拐点。通过参考下面给出的详细描述，在本
技术实现思路
中未提及的本公开的其它方面将对于本领域普通技术人员将变得更加清楚。附图说明通过参照附图回顾详细描述，本公开的上述和其它方面和特征将变得更加明显，在附图中：图1是示出了根据本公开多个方面的半导体器件的布局图；图2是沿图1的线A-A和线B-B截取的截面图；图3是示出了图2的区域S的放大视图；图4是沿图1的线C-C截取的截面图；图5是用于说明根据本公开多个方面的半导体器件的截面图；图6是用于说明根据本公开多个方面的半导体器件的截面图；图7是用于说明根据本公开多个方面的半导体器件的截面图；图8是用于说明根据本公开多个方面的半导体器件的截面图；图9和图10是用于说明根据本公开多个方面的半导体器件的截面图；图11是用于说明根据本公开多个方面的半导体器件的截面图；图12是用于说明根据本公开多个方面的半导体器件的布局图；图13是用于说明根据本公开多个方面的半导体器件的布局图；图14是用于说明根据本公开多个方面的半导体器件的布局图。具体实施方式下文中，将参考图1到图14来描述根据本公开多个方面的半导体器件。图1是示出了根据本公开多个方面的半导体器件的布局图。图2是沿图1的线A-A和线B-B截取的截面图。图3是示出了图2的区域S的放大图。图4是沿图1的线C-C截取的截面图。参考图1至图4，根据本公开多个方面的半导体器件可以包括衬底100、鳍状图案F1、场绝缘膜110、第一栅电极210、第二栅电极220、第一栅极侧墙215、第二栅极侧墙225、第一沟槽T1、第二沟槽T2等。例如，衬底100可以是体硅或绝缘体上硅(SOI)。替代地，衬底100可以是硅衬底并且可以包含其它材料，例如，硅锗(SiGe)、锑化铟(InSb)、碲化铅(PbTe)、砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)或锑化镓(GaSb)。替代地，衬底100可以具有在基底上形成外延层的配置。鳍状图案F1可以从衬底100突出。场绝缘膜110可以覆盖鳍状图案F1的侧表面的一部分。因为场绝缘膜110可以覆盖鳍状图案F1的侧表面的一部分，所以鳍状图案F1的至少一部分从场绝缘膜110向上突出。也就是说，第一鳍状有源图案的顶部表面的一部分可以从场绝缘膜110的顶部表面向上突出。鳍状图案F1由场绝缘膜110限定。鳍状图案F1可以沿第一方向X延伸。场绝缘膜110例如可以包括但不限于氧化膜、氮化膜、氮氧化膜之一或其组合。鳍状图案F1可以是衬底100的一部分，并且可以包括从衬底100生长的外延层。鳍状图案F1例如可以包括作为元素半导体材料的硅或锗。此外，鳍状图案F1可以包括化合物半导体，例如可以包括IV-IV族化合物半导体或III-V族化合物半导体。具体地，以IV-IV族化合物半导体为例，鳍状图案F1可以是二元化合物、含有碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两种的三元化合物、或这些元素掺杂有IV族元素的化合物。以III-V族化合物半导体为例，鳍状图案F1可以是通过将作为III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一种与作为V族元素的磷(P)、砷(As)和锑(Sb)中的一种结合而形成的二元化合物、三元化合物或四元化合物之一。在本文描述的半导体器件中，可以将鳍状图案F1描述为包含硅的硅鳍状有源图案。第一栅电极210可以形成为通过沿第二方向Y延伸而与鳍状图案F1相交。第一栅电极210可以形成在鳍状图案F1上和场绝缘膜110上。第二栅电极220可以形成为通过沿第二方向Y延伸而与鳍状图案F1相交。第二栅电极220可以与第一栅电极210平行地形成。第二栅电极220可以形成在鳍状图案F1上和场绝缘膜110上。第一栅电极210和第二栅电极220可以沿第一方向X布置。第一栅电极210可以包括金属层MG1、MG2。如图所示，两个或更多个金属层MG1、MG2可以层压在第一栅电极210本文档来自技高网...

【技术保护点】
一种半导体器件，包括：鳍状图案，所述鳍状图案沿第一方向延伸并且包括彼此面对的第一侧壁和第二侧壁；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开；第一栅极侧墙，位于第一栅电极的侧壁上；第二栅极侧墙，位于第二栅电极的侧壁上；所述鳍状图案中的第一沟槽，位于第一栅电极和第二栅电极之间，所述第一沟槽具有第一宽度；以及所述鳍状图案中并且位于第一沟槽下方的第二沟槽，所述第二沟槽具有小于第一宽度的第二宽度，其中，所述鳍状图案包括位于所述鳍状图案的第一侧壁上的第一拐点和位于所述鳍状图案的第二侧壁上的第二拐点，以及其中，所述第二沟槽的底部表面低于所述第一拐点和第二拐点。

【技术特征摘要】
2016.09.02 KR 10-2016-01128971.一种半导体器件，包括：鳍状图案，所述鳍状图案沿第一方向延伸并且包括彼此面对的第一侧壁和第二侧壁；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开；第一栅极侧墙，位于第一栅电极的侧壁上；第二栅极侧墙，位于第二栅电极的侧壁上；所述鳍状图案中的第一沟槽，位于第一栅电极和第二栅电极之间，所述第一沟槽具有第一宽度；以及所述鳍状图案中并且位于第一沟槽下方的第二沟槽，所述第二沟槽具有小于第一宽度的第二宽度，其中，所述鳍状图案包括位于所述鳍状图案的第一侧壁上的第一拐点和位于所述鳍状图案的第二侧壁上的第二拐点，以及其中，所述第二沟槽的底部表面低于所述第一拐点和第二拐点。2.根据权利要求1所述的半导体器件，其中所述第二沟槽的第二宽度小于所述第一栅极侧墙的外壁和所述第二栅极侧墙的外壁之间的宽度。3.根据权利要求2所述的半导体器件，其中所述第一沟槽的第一宽度小于所述第一栅电极的侧壁和所述第二栅电极的侧壁之间的宽度，以及其中所述第一沟槽的第一宽度大于所述第一栅极侧墙的外壁和所述第二栅极侧墙的外壁之间的宽度。4.根据权利要求3所述的半导体器件，其中所述第一沟槽的第一宽度大于填充所述第一沟槽的外延层的最顶部表面的宽度。5.根据权利要求1所述的半导体器件，其中所述第一拐点和所述第二拐点位于与所述第一沟槽的底部表面相同的平面上。6.根据权利要求1所述的半导体器件，其中从所述鳍状图案的顶部表面到所述第二沟槽的底部表面的第一深度大于从所述鳍状图案的顶部表面到所述第一沟槽的底部表面的第二深度。7.根据权利要求1所述的半导体器件，还包括：场绝缘膜，所述场绝缘膜覆盖所述鳍状图案的侧表面，其中所述场绝缘膜的顶部表面高于所述第二沟槽的底部表面。8.根据权利要求7所述的半导体器件，其中所述场绝缘膜的顶部表面低于填充所述第一沟槽的外延层的顶部表面。9.根据权利要求1所述的半导体器件，还包括：场绝缘膜，所述场绝缘膜覆盖所述鳍状图案的侧表面，其中所述场绝缘膜的顶部表面低于所述第一沟槽的底部表面。10.根据权利要求9所述的半导体器件，其中填充所述第二沟槽的外延层的底部表面低于所述场绝缘膜的顶部表面。11.一种半导体器件，包括：鳍状图案，所述鳍状图案沿第一方向延伸并且包括彼此面对的第一侧壁和第二侧壁；第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极沿与第一方向不同的第二方向延伸并且彼此间隔开；第一栅极侧墙，所述第一栅极侧墙位于所...

【专利技术属性】
技术研发人员：洪承秀，李正允，闵庚石，朴胜周，成金重，林青美，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR