短沟道半导体功率器件及其制备方法技术

本发明专利技术公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。

【技术实现步骤摘要】
短沟道半导体功率器件及其制备方法
本专利技术涉及电子器件领域，特别是涉及一种短沟道半导体功率器件。本专利技术还涉及制造短沟道半导体功率器件的方法。
技术介绍
碳化硅是一种重要的半导体材料。碳化硅功率器件具有高的开关速率、低的能量损耗，因此其在多个领域中得到广泛应用。对于碳化硅功率器件(例如MOSFET)来说，沟道电阻是器件导通电阻的重要组成部分，当器件漂移层电阻较小的时候更是如此。沟道电阻的降低可以通过增大沟道迁移率或者减小沟道长度来实现，但是由于碳化硅与氧化层界面的质量问题，沟道迁移率很难得到有效提高，因此减小沟道长度就成了降低沟道电阻的主要方式。在现有技术中，通常使用自对准技术制备短沟道的碳化硅MOSFET，并且可以容易地制备具有1μm以下的短沟道功率器件。由于杂质在碳化硅中的扩散系数非常小，因此碳化硅的掺杂采用离子注入的方式。但是这会造成离子注入形成的n+源区的底部为直角或接近直角。当功率器件处于关断状态时，漏结耗尽区会随着漏极电压的增加向源区扩展，并且在扩展到n+源区的底部直角区域时，会引起源漏穿通。在沟道长度较短的情况下，这会导致功率器件的耐压性很低。专利
技术实现思路
针对上述问本文档来自技高网...

【技术保护点】
一种短沟道半导体功率器件，其特征在于，所述器件包括：具有重掺杂层(10)的碳化硅晶元，其上生长有轻掺杂的外延层(11)；设在所述外延层(11)中并被所述外延层(11)的一部分间隔开的第一基区和第二基区(12)；掩模层(20)，其设在用以将所述第一基区和所述第二基区(12)间隔开的所述外延层(11)的部分之上；二氧化硅层(23)，其设置在所述掩模层(20)的外表面上；分别处于所述第一基区和所述第二基区(12)上的重掺杂源区(13)，所述重掺杂源区(13)与所述外延层(11)的部分之间形成有沟道(15)，其中，所述第一基区和所述第二基区(12)的掺杂浓度从沟道部分的上表面向下逐渐增加。

【技术特征摘要】
1.一种短沟道半导体功率器件，其特征在于，所述器件包括：具有重掺杂层(10)的碳化硅晶元，其上生长有轻掺杂的外延层(11)；设在所述外延层(11)中并被所述外延层(11)的一部分间隔开的第一基区和第二基区(12)；掩模层(20)，其设在用以将所述第一基区和所述第二基区(12)间隔开的所述外延层(11)的部分之上；二氧化硅层(23)，其设置在所述掩模层(20)的外表面上；分别处于所述第一基区和所述第二基区(12)上的重掺杂源区(13)，所述重掺杂源区(13)与所述外延层(11)的部分之间形成有沟道(15)，其中，所述第一基区和所述第二基区(12)的掺杂浓度从沟道部分的上表面向下逐渐增加。2.如权利要求1所述的短沟道半导体功率器件，其特征在于，所述沟道(15)的宽度从上至下逐渐变宽，使得所述重掺杂源区(13)的侧壁的横截面为弧形。3.如权利要求1或2所述的短沟道半导体功率器件，其特征在于，所述外延层的一部分为JFET结。4.如权利要求2所述的短沟道半导体功率器件，其特征在于，所述沟道的宽度渐变是通过spacer工艺来实现的。5.一种用于制备短沟道半导体功率器件的方法，其特征在于，所述方法包括以下步骤：在具有重掺杂层和轻掺杂层的碳化硅半导体晶元上形成具有离子注入窗口的掩模图形；通...

【专利技术属性】
技术研发人员：郑昌伟，蒋华平，戴小平，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43