一种垂直FinFET器件及其制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种垂直FinFET器件及制备方法、电子装置。所述垂直FinFET器件包括：半导体衬底；柱形鳍片，位于所述半导体衬底上；金属栅极，环绕设置于目标高度的所述柱形鳍片的侧壁上；其中，所述金属栅极包括栅极介电层，在所述柱形鳍片的侧壁上所述栅极介电层由下向上依次为第一高K介电层、低K介电层和第二高K介电层。所述垂直FinFET器件基于同质结(homojunction)可以避免界面态、掺杂浮动等不利因素，在降低器件尺寸的同时进一步提高所述垂直FinFET器件的良率和性能。

【技术实现步骤摘要】
一种垂直FinFET器件及其制备方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种垂直FinFET器件及其制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件的不断缩小来自制造和设计方面的挑战促使三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。此外，在所述环绕栅极FinFET器件中由于存在很大的接触电阻也成为制约环绕栅极FinFET器件性能的一大隐患。因此，有必要提出一种新的垂直FinFET器件及制备方法，以解决现有的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本文档来自技高网...

【技术保护点】
一种垂直FinFET器件，其特征在于，所述垂直FinFET器件包括：半导体衬底；柱形鳍片，位于所述半导体衬底上；金属栅极，环绕设置于目标高度的所述柱形鳍片的侧壁上；其中，所述金属栅极包括栅极介电层，在所述柱形鳍片的侧壁上所述栅极介电层由下向上依次为第一高K介电层、低K介电层和第二高K介电层。

【技术特征摘要】
1.一种垂直FinFET器件，其特征在于，所述垂直FinFET器件包括：半导体衬底；柱形鳍片，位于所述半导体衬底上；金属栅极，环绕设置于目标高度的所述柱形鳍片的侧壁上；其中，所述金属栅极包括栅极介电层，在所述柱形鳍片的侧壁上所述栅极介电层由下向上依次为第一高K介电层、低K介电层和第二高K介电层。2.根据权利要求1所述的垂直FinFET器件，其特征在于，在所述栅极介电层和所述柱形鳍片之间还形成有沟道层。3.根据权利要求2所述的垂直FinFET器件，其特征在于，所述沟道层包括SiGe层。4.根据前述任一权利要求所述的垂直FinFET器件，其特征在于，所述第一高K介电层和所述第二高K介电层选用相同的材料。5.一种垂直FinFET器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有柱形鳍片和覆盖所述柱形鳍片底部的第一隔离材料层；在所述第一隔离材料层上和所述柱形鳍片的第一高度上形成环绕柱形鳍片侧壁的第一高K介电层和第一金属电极；在所述第一高K介电层和所述第一金属电极的上方至所述柱形鳍片的第二高度上形成环绕所述柱形鳍片侧壁的低K介电层和第二金属电极；在所述低K介电层和所述第二金属电极的上方至所述柱形鳍片的第三高度上形成环绕所述柱形鳍片侧壁的第二高K介电层和第三金属电极。6.根据权利要求5所述的方法，其特征在于，在形成所述第一高K介电层和所述第一金属电极之前还进一步包括在所述柱形鳍片的侧壁上形成沟道层的步骤。7.根据权利要求6所述的方法，其特征在于，所述沟道层包括SiGe层。8.根据前述任一所述的方法，其特征在于，形成所述第一高K介电层的步骤包括：在所述柱形鳍片的侧壁上和所述第一隔离材料层上形成第一高K介电材料层和第一金属电极材料层；沉积第二隔离材料层，以覆盖所述第一高K介电材料层和所述第一金属电极材料层；回蚀...

【专利技术属性】
技术研发人员：张海洋，蒋鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31