存储装置、存储器IC及向存储器IC写入的写入处理方法制造方法及图纸

本发明专利技术的实施方式提供提高数据保障的可靠性的存储装置、存储器IC以及向存储器IC写入的写入处理方法。本实施方式涉及的存储装置具备：存储器IC和控制器，所述存储器IC具有用于存储数据的存储区域，并具备电路，该电路测定向存储区域写入所述数据所需的写入时间，并对测定出的写入时间与写入时间的阈值进行比较，所述控制器基于存储器IC的比较结果，禁止向被判定为测定出的写入时间比阈值长的存储区域写入数据。

【技术实现步骤摘要】
存储装置、存储器IC及向存储器IC写入的写入处理方法本申请享有以日本专利申请2016-165867号(申请日：2016年8月26日)为在先申请的优先权。本申请通过参照该在先申请而包括在先申请的全部内容。
本专利技术的实施方式涉及存储装置、存储器IC以及向存储器IC写入的写入处理方法。
技术介绍
近年来，存储装置具备在主电源意外地发生了异常的情况下保护未写入数据的掉电保护(PowerLossProtect：PLP)功能。存储装置通过该PLP功能，在主电源发生了异常的情况下，将暂时存储在易失性存储器中且未被非易失化的写入数据(未写入数据)和该未写入数据的管理信息退避到非易失性存储器。存储装置在主电源恢复时，基于已退避到非易失性存储器中的未写入数据的管理信息，能够将已退避到非易失性存储器中的未写入数据复原到原来的易失性存储器中。即，即使在主电源发生了异常的情况下，通过将未写入数据以及未写入数据的管理信息退避到非易失性存储器，存储装置也能够防止未写入数据的丢失。对于非易失性存储器，通常而言，由于对非易失性存储器的一部分存储区域多次反复进行数据的编程(写入)以及擦除，该存储区域所包含的存储器单元会衰竭。因此，在非易失性存储器中，随着对一部分存储区域的写入次数增多，向该存储区域写入数据所需的时间会变长，即，向该存储区域写入数据的写入速度比存储器单元未衰竭的状态的写入速度慢。如此，由于向一部分存储区域的写入速度变慢，非易失性存储器可能会发生在一定时间内无法将一定的数据容量的数据写入该存储区域等的错误。
技术实现思路
本专利技术的实施方式提供能够提高数据保障的可靠性的存储装置、存储器IC以及向存储器IC写入的写入处理方法。本实施方式涉及的存储装置，具备：存储器IC和控制器，所述存储器IC具有用于存储数据的存储区域，并具备电路，该电路测定向所述存储区域写入所述数据所需的写入时间，并对测定出的所述写入时间与写入时间的阈值进行比较，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入数据。附图说明图1是表示实施方式涉及的存储装置的构成的框图。图2是表示实施方式涉及的非易失性存储器的一例的示意图。图3是表示判定对实施方式涉及的存储器单元部写入数据的写入速度的构成图的一例的图图4的(a)是表示在基准信号的信号电平从高(High)变为低(Low)的定时写入信号的信号电平为低的情况下的时序图的一例的图，(b)是表示在基准信号的信号电平从高变为低的定时写入信号的信号电平为高的情况下的时序图的一例的图。图5是表示与向存储器单元部的一个存储区域写入的写入次数对应的写入速度的一例的图。图6是表示向实施方式的存储装置的非易失性存储器进行写入的写入处理的一例的流程图。图7是表示变形例涉及的存储装置所具备的非易失性存储器的存储区域是否能够使用的判定处理的一例的流程图。图8是表示第2实施方式涉及的存储装置的构成的框图。具体实施方式以下，参照附图对实施方式进行说明。(第1实施方式)图1是表示第1实施方式涉及的存储装置1的构成的框图。本实施方式的存储装置1是磁盘装置，例如是硬盘驱动器(harddiskdrive(HDD))。存储装置1具备后述的头盘组件(head-diskassembly：HDA)、驱动器IC20、头放大器集成电路(以下，头放大器IC)30、易失性存储器70、缓冲存储器(缓冲器)80、非易失性存储器90和作为单芯片集成电路的系统控制器130。另外，存储装置1与主机系统(主机)100连接。HDA具有磁盘(以下，盘)10、主轴马达(SPM)12、搭载有头15的臂13、和音圈马达(VCM)14。盘10通过主轴马达12进行旋转。臂13以及VCM14构成致动器。致动器通过VCM14的驱动，将搭载于臂13的头15移动控制到盘10上的预定位置。盘10以及头15也可以设置有2个以上的数量。在盘10的数据区域，分配有能够供用户利用的存储区域10a和写入系统管理所需的信息的系统区域10b。头15以滑块作为主体，具备安装于该滑块的写入头15W以及读取头15R。读取头15R读取盘10上的数据磁道上所存储的数据。写入头15W向盘10上写入数据。驱动器IC20按照系统控制器130(详细而言，是后述的MPU60)的控制，控制SPM12以及VCM14的驱动。进而，驱动器IC20在从存储装置1的电源、例如外部电源(以下，称为主电源)供给的电力切断或低下的情况下、即在主电源发生了异常的情况下，能够供给电力。驱动器IC20例如具有备用电源21。备用电源21为了生成供给电力而利用SPM12的反电动势。备用电源21也可以为了生成供给电力而利用由主电源充电的电容器。备用电源21在主电源发生了异常的情况下，供给用于维持存储装置1的易失数据的退避工作所需的电力。备用电源21至少向系统控制器130供给电力。头放大器IC30具有读取放大器以及写入驱动器。读取放大器对由读取头15R读出的读取信号进行放大，并传输到系统控制器130内的读/写(R/W)通道40。写入驱动器将与从R/W通道40输出的写入数据相应的写入电流传输到写入头15W。易失性存储器70是若电力供给停止则所保存的数据会丢失的半导体存储器。易失性存储器70对存储装置1的各部中的处理所需的数据等进行保存。易失性存储器70例如是SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存储存储器)。缓冲存储器80是对在盘10与主机系统100之间收发的数据等进行暂时存储的半导体存储器。此外，缓冲存储器80也可以与易失性存储器70一体地配置。缓冲存储器80例如是DRAM(DynamicRandomAccessMemory，动态随机存取存储器)、SRAM(StaticRandomAccessMemory，静态随机存储存储器)、SDRAM、FeRAM(FerroelectricRandomAccessmemory，铁电随机存取存储器)以及MRAM(MagnetoresistiveRandomAccessMemory，磁阻随机存取存储器)等。非易失性存储器(存储器IC)90是即使电力供给停止也会储存所保存的数据的半导体存储器。非易失性存储器90例如是闪速ROM(FlashReadOnlyMemory：FROM，闪速只读存储器)。进而，例如，非易失性存储器90是NOR型的闪速存储器或者NAND型的闪速存储器。非易失性存储器90至少包含判定电路930，但对于更详细的构造，使用图2来说明。图2是表示本实施方式涉及的非易失性存储器90的一例的示意图。非易失性存储器90包括存储器部910、输入输出(I/O)电路921、地址寄存器922、命令寄存器923、状态寄存器924、控制电路925、逻辑电路926、高电压产生电路927、状态检测电路928和判定电路930。存储器部910包括存储器单元部912。存储器单元部912由保存数据的多个存储器单元构成，包括具有退避区域914的存储区域。退避区域914是用于在主电源发生了异常的情况下暂时写入(以下，称为退避)数据的存储区域。I/O电路921执行非易失性存储器90的外部与内部的各部之间的数据等的收发。例如，I/O电路921本文档来自技高网...

【技术保护点】
一种存储装置，具备：存储器IC，所述存储器IC具有用于存储数据的存储区域，并具备电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较；和控制器，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入所述数据。

【技术特征摘要】
2016.08.26 JP 2016-1658671.一种存储装置，具备：存储器IC，所述存储器IC具有用于存储数据的存储区域，并具备电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较；和控制器，所述控制器基于所述存储器IC的比较结果，禁止向被判定为测定出的所述写入时间比所述阈值长的存储区域写入所述数据。2.根据权利要求1所述的存储装置，所述存储器IC，在判定为测定出的所述写入时间比所述阈值长的情况下，将表示测定出的所述写入时间比所述阈值长这一情况的标志数据作为表示所述存储区域的状态的状态信息进行存储，所述控制器读取所述状态信息，在从读取出的所述状态信息中检测到所述标志数据的情况下，禁止向所述存储区域写入所述数据。3.根据权利要求1所述的存储装置，所述存储器IC，检测开始信号和完成信号，在从接收所述开始信号起经过了所述阈值的定时，判定是否接收到所述完成信号，所述开始信号表示开始了向所述存储区域写入所述数据这一情况，所述完成信号表示完成了向所述存储区域写入所述数据这一情况。4.根据权利要求3所述的存储装置，所述存储器IC，检测表示工作状态的忙碌信号作为所述开始信号，检测表示待机状态的就绪信号作为所述完成信号。5.根据权利要求1所述的存储装置，还具备：能够以非易失方式存储数据的存储介质；和易失性的缓冲存储器，对要存储到所述存储介质的数据进行暂时存储，所述控制器，将暂时存储在所述缓冲存储器中的数据退避到所述存储器IC。6.根据权利要求5所述的存储装置，所述存储器IC具备用于供暂时写入在所述缓冲存储器中的写入数据退避的退避区域，所述控制器将暂时写入在所述缓冲存储器中的写入数据写入所述退避区域。7.根据权利要求6所述的存储装置，所述存储器IC，在判定为将暂时写入在所述缓冲存储器中的写入数据向所述退避区域进行了写入的写入时间比所述阈值长的情况下，将表示向所述退避区域进行了写入的写入时间比所述阈值长这一情况的标志数据作为表示所述退避区域的状态的状态信息进行存储，所述控制器读取所述状态信息，在从所述状态信息中检测到所述标志数据的情况下，禁止向所述退避区域写入写入数据。8.根据权利要求1所述的存储装置，所述阈值可变。9.一种存储器IC，具备：用于存储数据的存储区域；和电路，所述电路测定向所述存储区域写入所述数据所需的写入时间，对测定出的所述写入时间与写入时间的阈值进行比较。10.根据权利要求9所述...

【专利技术属性】
技术研发人员：高泽昌秀，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP