数据存储装置制造方法及图纸

本发明专利技术涉及一种数据存储装置，其包括：非易失性存储器装置，其联接到多个通道；以及控制器，其包括处理器、缓冲器和存储器控制器，存储器控制器分别联接到通道，其中不管缓冲器的状态如何，处理器都响应于来自主机装置的第一访问请求，将第一访问命令传输至第一存储器控制器，并且其中第一存储器控制器通过响应于第一访问命令确定缓冲器的状态来控制第一非易失性存储器装置的内部操作。

【技术实现步骤摘要】
数据存储装置相关申请的交叉引用本申请要求于2016年8月25日向韩国知识产权局提交的申请号为10-2016-0108419的韩国申请的优先权，该申请的全部内容通过引用并入本文。
各种实施例总体涉及一种数据存储装置，且更特别地，涉及一种包括非易失性存储器装置的数据存储装置。
技术介绍
数据存储装置响应于写入请求存储由外部装置提供的数据。数据存储装置还可响应于读取请求将存储的数据提供给外部装置。使用数据存储装置的外部装置的示例包括计算机、数字照相机、蜂窝电话等。数据存储装置可在制造外部装置期间嵌入外部装置中，或者可单独制造，然后连接到外部装置。
技术实现思路
各种实施例涉及包括控制器和多个非易失性存储器装置的数据存储装置，用以最小化控制器中的处理器的开销以改进数据存储装置的操作性能。在实施例中，数据存储装置可包括：至少一个非易失性存储器装置，其可操作地联接到多个通道中的每一个；以及控制器，其包括处理器、缓冲器和多个存储器控制器，该多个存储器控制器分别联接到通道，其中不管缓冲器的状态如何，处理器都响应于从主机装置接收的第一访问请求将第一访问命令传输至第一存储器控制器，并且其中第一存储器控制器通过响应于第一访问命令确定缓冲器的状态来控制第一非易失性存储器装置的内部操作。在实施例中，数据存储装置可包括：非易失性存储器装置，其联接到多个通道；以及控制器，其包括缓冲器和存储器控制器，缓冲器包括第一区域并且存储器控制器分别联接到通道，其中存储器控制器中的第一存储器控制器通过响应于第一读取命令确定第一区域的状态来控制第一非易失性存储器装置的读取操作。在实施例中，固态驱动器可包括：处理器、RAM和存储介质接口，该存储介质接口包括经由通道可操作地联接到至少一个非易失性存储器装置的至少一个存储器控制器，其中不管RAM的状态如何，处理器都响应于从主机装置接收的第一访问请求将第一访问命令传输至至少一个存储器控制器，并且其中至少一个存储器控制器通过响应于第一访问命令确定缓冲器的状态来控制至少一个非易失性存储器装置的内部操作。附图说明从下面参照附图对本专利技术的具体实施例的详细描述中，本专利技术的这些和其它特征与优点对于本领域技术人员将变得显而易见：图1是示出根据本专利技术的实施例的数据存储装置的框图。图2是示出在图1的数据存储装置中采用的非易失性存储器装置的框图。图3是解释图1的数据存储装置处理从主机装置接收的写入请求的方法的图。图4和图5是解释图1的数据存储装置处理来自主机装置的读取请求的方法的图。图6是示出根据本专利技术的实施例的固态驱动器(SSD)的框图。图7是示出应用了根据本专利技术的实施例的数据存储装置的数据处理系统的框图。具体实施方式在下文中，将通过本专利技术的示例性实施例并参照附图来描述根据本专利技术的数据存储装置及其操作方法。然而，本专利技术可以不同的形式实施，并不应被解释为仅限于本文所阐述的实施例。相反，提供这些实施例以足够详细地描述本专利技术，使得本专利技术所属领域的技术人员能够实施本专利技术的技术概念。应当理解，本专利技术的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，可能已经夸大了比例以便更清楚地描绘本专利技术的某些特征。虽然使用了特定术语，但是应当理解，所使用的术语仅用于描述具体实施例，并且不旨在限制本专利技术的范围。还应注意，在下面的描述中，为了有助于理解本专利技术而给出了具体细节，然而，可在没有这些具体细节中的一些的情况下实施本专利技术。此外，要注意的是，公知的结构和/或进程可仅作简要描述或者根本不作描述，以避免不必要的公知细节模糊本公开。还应注意，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有特别说明，否则所描述的与一个实施例相关的元件(也被称为特征)可以单独使用或与另一个实施例的其它元件组合使用。在下文中，将参照附图详细描述本专利技术的各种实施例。图1示出根据本专利技术的实施例的数据存储装置10。数据存储装置10可响应于来自主机装置的访问请求即写入请求和读取请求分别存储从主机装置接收的写入数据和将所存储的数据传输至主机装置。数据存储装置10可被配置为个人计算机存储卡国际协会(PCMCIA)卡、紧凑式闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC及MMC-Micro)、各种安全数字卡(SD、Mini-SD及Micro-SD)、通用闪存(UFS)以及固态驱动器(SSD)等。数据存储装置10可包括控制器100和非易失性存储器装置NVM11至NVM22。控制器100可响应于从主机装置传输的写入请求将数据存储在非易失性存储器装置NVM11至NVM22中。控制器100还可响应于从主机装置接收的读取请求，读取存储在非易失性存储器装置NVM11至NVM22中的数据，并将读取数据输出到主机装置。控制器100可包括主机接口110、处理器120、缓冲器130以及存储器控制器MCT1和MCT2。虽然图1示出了分别联接到通道CH1和CH2的两个存储器控制器MCT1和MCT2，但是应当注意，存储器控制器的数量不限于此。存储器控制器的数量可根据通道的数量而改变。主机接口110可与主机装置通信。主机接口110可从主机装置接收诸如写入请求或读取请求的请求，并且可将接收到的例如从主机装置接收到的写入请求和读取请求的请求传输至处理器120。主机接口110可将从主机装置接收的写入数据传输至缓冲器130，并且还将从非易失性存储器装置NVM11到NVM22读取且存储在缓冲器130中的读取数据传输至主机装置。主机接口110可以是任何合适的接口。处理器120可响应于从主机接口110传输的访问请求，确定非易失性存储器装置NVM11至NVM22中待被访问的非易失性存储器装置，即目标非易失性存储器装置。存储器控制器MCT1和MCT2中的联接到目标非易失性存储器装置的存储器控制器也将被称为目标存储器控制器。处理器120可响应于从主机接口110传输的访问请求，将例如写入命令或读取命令的访问命令传输至目标存储器控制器。不管缓冲器130的状态如何，处理器120都可将访问命令传输至目标存储器控制器。缓冲器130的状态可由缓冲器管理器140确定。基于来自缓冲器管理器140的缓冲器130的状态，目标存储器控制器，即存储器控制器MCT1和MCT2中的一个可确定是否将内部操作命令传输至目标非易失性存储器装置。缓冲器130可临时存储在主机装置与非易失性存储器装置NVM11至NVM22之间待传输的数据。虽然缓冲器130可以是诸如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)的易失性存储器装置，但是应注意，实施例不限于此。缓冲器管理器140可确定缓冲器130的状态。例如，当从主机装置接收到写入请求时，缓冲器管理器140可根据写入数据是否已经完全从主机装置传输至缓冲器130来确定缓冲器130的状态。例如，当从主机装置接收到读取请求时，缓冲器管理器140可根据缓冲器130的预定区域是否可用以及存储在缓冲器130的预定区域中的数据是否无错来确定缓冲器130的状态。存储器控制器MCT1和MCT2可分别联接到通道CH1和CH2。存储器控制器MCT1和MCT2中的每一个可从处理器120接收用于联接到相应通道的非易失性存储器装置的访问命令，并且将接收的访问命令存本文档来自技高网...

【技术保护点】
一种数据存储装置，其包括：至少一个非易失性存储器装置，其可操作地联接到多个通道中的每一个；以及控制器，其包括处理器、缓冲器以及多个存储器控制器，所述多个存储器控制器分别联接到所述通道，其中不管所述缓冲器的状态如何，所述处理器都响应于从主机装置接收的第一访问请求将第一访问命令传输至第一存储器控制器，并且其中所述第一存储器控制器通过响应于所述第一访问命令确定所述缓冲器的状态来控制第一非易失性存储器装置的内部操作。

【技术特征摘要】
2016.08.25 KR 10-2016-01084191.一种数据存储装置，其包括：至少一个非易失性存储器装置，其可操作地联接到多个通道中的每一个；以及控制器，其包括处理器、缓冲器以及多个存储器控制器，所述多个存储器控制器分别联接到所述通道，其中不管所述缓冲器的状态如何，所述处理器都响应于从主机装置接收的第一访问请求将第一访问命令传输至第一存储器控制器，并且其中所述第一存储器控制器通过响应于所述第一访问命令确定所述缓冲器的状态来控制第一非易失性存储器装置的内部操作。2.根据权利要求1所述的数据存储装置，其中不管写入数据是否完全从所述主机装置传输至所述缓冲器，所述处理器都响应于来自所述主机装置的写入请求将写入命令传输至所述第一存储器控制器。3.根据权利要求2所述的数据存储装置，其中所述第一存储器控制器响应于所述写入命令确定所述写入数据是否完全传输至所述缓冲器，并且当确定所述写入数据完全传输至所述缓冲器时，控制所述第一非易失性存储器装置对所述写入数据的写入操作。4.根据权利要求1所述的数据存储装置，其中所述缓冲器包括对应于来自所述主机装置的读取请求的第一区域，并且其中不管所述第一区域是否可用，所述处理器都响应于所述读取请求将读取命令传输至所述第一存储器控制器。5.根据权利要求4所述的数据存储装置，其中所述第一存储器控制器响应于所述读取命令确定所述第一区域是否可用，并且当确定所述第一区域可用时，控制所述第一非易失性存储器装置的读取操作。6.根据权利要求4所述的数据存储装置，其中所述第一存储器控制器响应于所述读取命令确定所述第一区域是否可用，当确定所述第一区域不可用时，确定存储在所述第一区域中的数据是否无错，并且当确定所述数据无错时，控制所述第一非易失性存储器装置对对应于所述读取命令的目标数据的感测操作。7.根据权利要求6所述的数据存储装置，其中，在控制所述感测操作之后，当确定所述第一区域可用时，所述第一存储器控制器控制所述第一非易失性存储器装置对感测数据的传输操作。8.根据权利要求6所述的数据存储装置，其中所述缓冲器进一步包括第二区域，并且其中当确定所述数据不是无错时，所述第一存储器控制器确定所述第二区域是否可用，并且当确定所述第二区域可用时，控制所述第一非易失性存储器装置的读取操作。9.根据权利要求6所述的数据存储装置，其中当确定所述第一非易失性存储器装置需要比所述读取命令更早地处理另一读取命令时，所述第一存储器控制器中止所述感测操作。10.根据权利要求1所述的数据存储装置，其中不管所述缓冲器的状态如何，所述处理器都响应于来自所述主机装置的第二访问请求将第二访问命令传输至所述第一存储器控制器，并且其中所述第一存储器控制器独立于响应于所述第一访问命令确定所述缓冲器的状态而通过响应于所述第二访问命令确定所述缓冲器的状态来控制对应于所述第二访问命令的非易失性存储器装置的内部操作。11.根据权利要求1所述的数据存储装置，其中不管所述缓冲器的状态...

【专利技术属性】
技术研发人员：千东烨，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR