直接带隙Ge沟道CMOS集成器件及其制备方法技术

本发明专利技术涉及一种直接带隙Ge沟道CMOS集成器件及其制备方法。该制备方法包括：选取Si衬底；生长第一Ge层；生长第二Ge层；形成浅沟槽隔离；注入B离子形成NMOS有源区；生长栅介质层和栅极层，刻蚀形成PMOS栅极和NMOS栅极；形成栅极保护层；刻蚀第二Ge层、所述PMOS栅极和NMOS栅极位置处形成Ge台阶；生长Si0.5Ge0.5层；去除栅极保护层，利用离子注入工艺形成PMOS源漏极和NMOS源漏极；淀积金属形成接触区，最终形成CMOS器件。本发明专利技术实现的Ge改性方式即直接带隙Ge作为沟道的CMOS器件制备，增加了CMOS器件的载流子迁移率，同时还具备单片光电集成的优势。

【技术实现步骤摘要】
直接带隙Ge沟道CMOS集成器件及其制备方法
本专利技术涉及集成电路
，特别涉及一种直接带隙Ge沟道CMOS集成器件及其制备方法。
技术介绍
传统的硅基CMOS(ComplementaryMetal-Oxide-SemiconductorTransistor)技术以其低功耗、低噪声、高输入阻抗、高集成度、可靠性好等优点在集成电路领域占据着主导地位并按照摩尔定律不断的向前发展。然而，随着半导体微纳加工技术的发展，当器件特征尺寸逐步进入纳米量级，进一步缩小晶体管的尺寸面临着越来越多的问题和挑战，如散热严重、电互连功耗大，寄生RC导致传输速度下降及MOSFET器件迁移率下降等问题，都限制着集成电路的进一步发展。为了解决这些问题，一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集成。同时，为了进一步提高CMOS器件的载流子迁移率进而提高器件的驱动电流，新型高迁移率沟道材料的研究成为继续提高MOSFET性能的新途径。在众多新型半导体材料中，Ge以其独有的优势受到了各研究机构的广泛关注。其优势包括：与Si同为IV族元素且具有相同的晶体结构；具有4倍于Si的空穴迁移率(1900cm2/Vs)以及较高的电子迁移率(3900cm2/Vs)；相对于化合物半导体材料更易于在Si衬底上集成。Ge沟道MOSFET以其高空穴迁移率也受到了业界的广泛关注。此外，近年来，随着器件尺寸的不断缩小，工作电压的不断降低，以及高k栅介质技术的逐步成熟，为Ge沟道MOSFET的应用提供了良好的条件。在此背景下，GeMOSFET已成为提升CMOS性能，延续摩尔定律的重要技术手段。而值得注意的是，由于应变技术在SiMOSFET中的成功应用，将应变技术结合引入GeMOSFET也是GeCMOS技术的研究重点。研究发现，通过对Ge材料施加一定的作用，可有效提升Ge半导体的载流子迁移率。特别的，若进一步增加所施加应力强度，Ge可由间接带隙半导体转变为直接带隙半导体，其载流子迁移率将获得进一步增强。以直接带隙Ge为沟道的CMOS器件，不仅能提高其载流子迁移率和驱动电流，而且与当前微电子主流工艺完全兼容，为高速器件与电路提供了又一新的技术发展途径。然而，目前面临的关键问题在于如何制备较大应变的Ge材料实现Ge材料带隙类型的转变，以及如何设计、实现高载流子迁移率的直接带隙GeCMOS器件。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种直接带隙Ge沟道CMOS集成器件及其制备方法。具体地，本专利技术一个实施例提出的一种直接带隙Ge沟道CMOS集成器件的制备方法，包括：S101、选取N型掺杂单晶硅(001)衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为50nm第一Ge层，以避免晶体质量损失；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在75℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、利用CVD工艺淀积层厚度为150～200nm的Si3N4层；S107、光刻浅槽隔离区，利用干法刻蚀工艺，在所述Si3N4层、所述GeO2钝化层、所述第二Ge层内刻蚀出深度为300～500nm的浅槽；S108、利用CVD工艺在750℃～850℃下，在所述浅槽内淀积SiO2材料，将所述沟槽填满；S109、利用CMP工艺去除所述Si3N4层表面的SiO2材料，并在180℃条件下利用热磷酸湿法工艺刻蚀所述Si3N4层；S110、利用离子注入工艺在所述GeO2钝化层表面特定区域注入B离子，形成P型区域从而形成NMOS有源区；S111、在250℃～300℃下，采用原子层淀积工艺淀积厚度为2～3nm的HfO2材料作为栅介质层；S112、采用CVD工艺，在750℃～850℃下生长厚度为110nmTaN材料作为栅极层；S113、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成NMOS栅极和PMOS栅极；S114、在所述第二Ge层和所述NMOS栅极和所述PMOS栅极表面淀积厚度为10～20nm的SiO2材料；S115、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S116、采用选择性刻蚀工艺刻蚀除所述NMOS栅极和所述PMOS栅极顶部及侧墙处所以外的SiO2材料和Si3N4材料，在所述NMOS栅极表面和所述PMOS栅极表面形成栅极保护层；S117、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述NMOS栅极表面和所述PMOS栅极表面的光刻胶；S118、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S119、去除表面光刻胶；S120、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S121、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述栅极保护层；S122、在表面涂抹光刻胶，利用自对准工艺进行B离子注入形成PMOS源漏极，去除光刻胶；S123、在表面涂抹光刻胶，利用自对准工艺进行P离子注入形成NMOS源漏极，去除光刻胶；S124、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S125、采用硝酸和氢氟酸刻蚀所述介质层形成PMOS源漏接触孔和NMOS源漏接触孔；S126、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成PMOS源漏接触和NMOS源漏接触；S127、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述改性Ge沟道NMOS器件。本专利技术另一个实施例提出的一种直接带隙Ge沟道CMOS集成器件，包括：Si衬底层、第一Ge层、第二Ge层及Si0.5Ge0.5层、GeO2钝化层、HfO2栅介质层、TaN栅极层；其中，所述直接带隙Ge沟道CMOS集成器件由上述实施例所述的方法制备形成。本专利技术另一个实施例提出的一种直接带隙Ge沟道CMOS集成器件的制备方法，包括：选取Si衬底；在所述Si衬底表面生长第一Ge层；在所述第一Ge层表面生长第二Ge层；在所述第二Ge层内形成浅沟槽隔离；在所述第二Ge层特定区域注入B离子形成NMOS有源区；在所述第二Ge层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层和所述栅极层形成PMOS栅极和NMOS栅极；在所述PMOS栅极和所述NMOS栅极表面形成栅极保护层；刻蚀所述第二Ge层在所述PMOS栅极和NMOS栅极位置处形成Ge台阶；采用外延工艺在所述第二Ge层表面生长Si0.5Ge0.5层；去除所述栅极保护层，利用离子注入工艺形成PMOS源漏极和NMOS源漏极；在所述PMOS源漏极和所述NMOS源漏极表面淀积金属形成接触区，以最终形成所述直接带隙Ge沟道CMOS集成器件。在专利技术的一个实施例中，所述第一温度小于所述第二温度。在专利技术的一个实本文档来自技高网...

【技术保护点】
一种直接带隙Ge沟道CMOS集成器件的制备方法，其特征在于，包括：S101、选取N型掺杂单晶Si(001)衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为50nm第一Ge层，以避免晶体质量损失；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在75℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、利用CVD工艺淀积层厚度为150～200nm的Si3N4层；S107、光刻浅槽隔离区，利用干法刻蚀工艺，在所述Si3N4层、所述GeO2钝化层、所述第二Ge层内刻蚀出深度为300～500nm的浅槽；S108、利用CVD工艺在750℃～850℃下，在所述浅槽内淀积SiO2材料，将所述沟槽填满；S109、利用CMP工艺去除所述Si3N4层表面的SiO2材料，并在180℃条件下利用热磷酸湿法工艺刻蚀所述Si3N4层；S110、利用离子注入工艺在所述GeO2钝化层表面特定区域注入B离子，形成P型区域从而形成NMOS有源区；S111、在250℃～300℃下，采用原子层淀积工艺淀积厚度为2～3nm的HfO2材料作为栅介质层；S112、采用CVD工艺，在750℃～850℃下生长厚度为110nm TaN材料作为栅极层；S113、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成NMOS栅极和PMOS栅极；S114、在所述第二Ge层和所述NMOS栅极和所述PMOS栅极表面淀积厚度为10～20nm的SiO2材料；S115、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S116、采用选择性刻蚀工艺刻蚀除所述NMOS栅极和所述PMOS栅极顶部及侧墙处所以外的SiO2材料和Si3N4材料，在所述NMOS栅极表面和所述PMOS栅极表面形成栅极保护层；S117、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述NMOS栅极表面和所述PMOS栅极表面的光刻胶；S118、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S119、去除表面光刻胶；S120、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S121、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述栅极保护层；S122、在表面涂抹光刻胶，利用自对准工艺进行B离子注入形成PMOS源漏极，去除光刻胶；S123、在表面涂抹光刻胶，利用自对准工艺进行P离子注入形成NMOS源漏极，去除光刻胶；S124、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S125、采用硝酸和氢氟酸刻蚀所述介质层形成PMOS源漏接触孔和NMOS源漏接触孔；S126、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成PMOS源漏接触和NMOS源漏接触；S127、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述改性Ge沟道NMOS器件。...

【技术特征摘要】
1.一种直接带隙Ge沟道CMOS集成器件的制备方法，其特征在于，包括：S101、选取N型掺杂单晶Si(001)衬底；S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为50nm第一Ge层，以避免晶体质量损失；S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层；S104、在750℃～850℃下，在H2气氛中退火10～15分钟；S105、在75℃的H2O2溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO2钝化层；S106、利用CVD工艺淀积层厚度为150～200nm的Si3N4层；S107、光刻浅槽隔离区，利用干法刻蚀工艺，在所述Si3N4层、所述GeO2钝化层、所述第二Ge层内刻蚀出深度为300～500nm的浅槽；S108、利用CVD工艺在750℃～850℃下，在所述浅槽内淀积SiO2材料，将所述沟槽填满；S109、利用CMP工艺去除所述Si3N4层表面的SiO2材料，并在180℃条件下利用热磷酸湿法工艺刻蚀所述Si3N4层；S110、利用离子注入工艺在所述GeO2钝化层表面特定区域注入B离子，形成P型区域从而形成NMOS有源区；S111、在250℃～300℃下，采用原子层淀积工艺淀积厚度为2～3nm的HfO2材料作为栅介质层；S112、采用CVD工艺，在750℃～850℃下生长厚度为110nmTaN材料作为栅极层；S113、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO2材料及所述GeO2钝化层形成NMOS栅极和PMOS栅极；S114、在所述第二Ge层和所述NMOS栅极和所述PMOS栅极表面淀积厚度为10～20nm的SiO2材料；S115、利用CVD工艺在所述SiO2材料表面淀积厚度为20～30nm的Si3N4材料；S116、采用选择性刻蚀工艺刻蚀除所述NMOS栅极和所述PMOS栅极顶部及侧墙处所以外的SiO2材料和Si3N4材料，在所述NMOS栅极表面和所述PMOS栅极表面形成栅极保护层；S117、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述NMOS栅极表面和所述PMOS栅极表面的光刻胶；S118、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；S119、去除表面光刻胶；S120、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si0.5Ge0.5材料；S121、利用湿法刻蚀工艺去除所述SiO2材料和所述Si3N4材料形成的所述栅极保护层；S122、在表面涂抹光刻胶，利用自对准工艺进行B离子注入形成PMOS源漏极，去除光刻胶；S123、在表面涂抹光刻胶，利用自对准工艺进行P离子注入形成NMOS源漏极，去除光刻胶；S124、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；S125、采用硝酸和氢氟酸刻蚀所述介质层形成PMOS源漏接触孔和NMOS源漏接触孔；S126、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成PMOS源漏接触和NMOS源漏接触；S127、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述改性Ge沟道NMOS器件。2.一种直接带隙Ge沟道CMO...

【专利技术属性】
技术研发人员：包文涛，宋建军，刘伟峰，胡辉勇，宣荣喜，张鹤鸣，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61