半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：回刻蚀去除PMOS区域的第一开口侧壁上第一厚度的P型功函数层以及N型功函数层；在所述第二开口的N型功函数层上形成盖帽层，所述盖帽层还位于回刻蚀后的第一开口内的N型功函数层上以及P型功函数层上；在所述盖帽层上形成填充满所述第一开口和第二开口的第一金属层；在所述第一金属层上以及层间介质层上形成顶层介质层；形成贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区域的第一金属层顶部以及位于第一开口一侧的第一源漏掺杂区顶部；形成填充满所述接触通孔的接触插塞。本发明专利技术改善了电信号响应延迟问题，从而提高形成的半导体器件的电学性能。

Semiconductor devices and their formation methods

A semiconductor device and its forming method, the forming method of semiconductor device includes: removal of etch back PMOS region of the first opening type P work function layer on the side wall of the first thickness and N type function layer; forming a capping layer on the N layer of the work function of the second opening, the cap layer is located back after etching the first opening of the N type and P type function layer function layer; forming a first metal layer is filled with the first and second openings in the cap layer; the top layer dielectric layer is formed on the first metal layer and the interlayer dielectric layer; forming through the top dielectric layer and an interlayer dielectric layer of the contact hole, the contact hole exposing the first metal layer on top of the PMOS area, located on the first side of the first open source drain doping region formed at the top; filled with the contact through The contact plug of the hole. The invention improves the delay of the signal response and improves the electrical performance of the formed semiconductor device.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体器件及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，减小半导体器件的响应延迟问题，改善半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供包括PMOS区域和NMOS区域的基底，所述基底上形成有层间介质层，所述PMOS区域层间介质层内形成有贯穿层间介质层的第一开口，所述NMOS区域层间介质层内形成有贯穿层间介质层的第二开口，所述第一开口两侧的PMOS区域基底内形成有第一源漏掺杂区，其中，所述第一开口底部和侧壁上、以及第二开口底部和侧壁上形成有高k栅介质层，所述第一开口的高k栅介质层上形成有P型功函数层，所述P型功函数层上以及第二开口的高k栅介质层上形成有N型功函数层；回刻蚀去除位于所述第一开口侧壁上第一厚度的P型功函数层以及N型功函数层；；在所述第二开口的N型功函数层上形成盖帽层，所述盖帽层还位于回刻蚀后的第一开口内的N型功函数层上以及P型功函数层上；在所述盖帽层上形成填充满所述第一开口和第二开口的第一金属层；在所述第一金属层上以及层间介质层上形成顶层介质层；形成贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区域的第一金属层顶部以及位于第一开口一侧的第一源漏掺杂区顶部；形成填充满所述接触通孔的接触插塞。可选的，在形成所述第一金属层之后、形成所述顶层介质层之前，还包括步骤，回刻蚀去除位于所述PMOS区域高k栅介质层侧壁上的盖帽层，在所述高k栅介质层与第一金属层之间形成第一凹槽；形成填充满所述第一凹槽的第二金属层。可选的，所述接触通孔还暴露出所述第二金属层顶部。可选的，在回刻蚀所述PMOS区域的盖帽层的过程中，还回刻蚀去除NMOS区域的盖帽层，且保证NMOS区域剩余盖帽层覆盖第二开口内N型功函数层表面，在所述NMOS区域的高k栅介质层与第一金属层之间形成第二凹槽；且所述第二金属层还填充满所述第二凹槽。可选的，在回刻蚀所述PMOS区域的盖帽层的过程中，还回刻蚀去除部分第一金属层；所述第二金属层还位于回刻蚀后的第一金属层上，且所述第二金属层顶部与层间介质层顶部齐平。可选的，所述盖帽层的材料为TiN或TaN。可选的，所述第一厚度范围为10nm～20nm。可选的，在回刻蚀去除第一开口侧壁上第一厚度的P型功函数层以及N型功函数层的同时，还刻蚀去除位于第二开口侧壁上第一厚度的N型功函数层。可选的，所述第二开口内高k栅介质层上还形成有阻挡层，且所述阻挡层位于所述高k栅介质层与N型功函数层之间。可选的，在回刻蚀去除第一开口侧壁上第一厚度的P型功函数层以及N型功函数层的工艺过程中，还刻蚀去除位于第二开口侧壁上第一厚度的N型功函数层以及阻挡层。可选的，形成所述P型功函数层、N型功函数层以及阻挡层的工艺步骤包括：在所述第一开口以及第二开口的高k栅介质层上形成第一功函数层；刻蚀去除位于第二开口内的第一功函数层；接着，在所述第一功函数层上以及第二开口的高k栅介质层上形成第二功函数层，其中，位于第一开口内的第一功函数层以及第二功函数层作为P型功函数层，位于第二开口内的第二功函数层作为阻挡层；在所述第一开口以及第二开口的第二功函数层上形成N型功函数层。可选的，所述第一功函数层的材料为TiN、TaN、TiSiN或TaSiN；所述第二功函数层的材料为TiN、TaN、TiSiN或TaSiN。可选的，回刻蚀去除所述第一开口内第一厚度的P型功函数层以及N型功函数层的工艺步骤包括：在所述N型功函数层上形成填充满第一开口的填充层；刻蚀位于所述填充层与第一开口侧壁之间的第一厚度的P型功函数层以及N型功函数层；接着，去除所述填充层。可选的，所述填充层的材料为ODL材料、BARC材料或DUO材料。可选的，所述接触插塞与所述PMOS区域的第一金属层部分顶部表面相接触。可选的，所述接触插塞与所述第一金属层顶部交界面位于所述第一金属层顶部中间位置。可选的，所述PMOS区域为形成上拉晶体管提供工艺平台；所述NMOS区域为形成下拉晶体管或传送门晶体管提供工艺平台。本专利技术还提供一种半导体器件，包括：包括PMOS区域和NMOS区域的基底，所述基底上形成有层间介质层，所述PMOS区域层间介质层内形成有贯穿层间介质层的第一开口，所述NMOS区域层间介质层内形成有贯穿层间介质层的第二开口，所述第一开口两侧的PMOS区域基底内形成有第一源漏掺杂区，其中，所述第一开口底部和侧壁上、以及第二开口底部和侧壁上形成有高k栅介质层，所述第一开口的高k栅介质层上形成有P型功函数层，所述P型功函数上以及第二开口的高k栅介质层上形成有N型功函数层，且所述第一开口内的P型功函数层顶部表面低于第一开口顶部，所述第一开口内的N型功函数层顶部表面低于第一开口顶部；位于所述第一开口内的N型功函数层上的盖帽层，且所述盖帽层还位于第二开口的N型功函数层上；位于所述盖帽层上且填充满第一开口和第二开口的第一金属层；位于所述第一金属层上以及层间介质层上的顶层介质层；贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区域的第一金属层顶部以及位于第一开口一侧的第一源漏掺杂区顶部；填充满所述接触通孔的接触插塞。可选的，所述第一开口内的P型功函数层顶部上还形成有第二金属层，且所述第二金属层位于所述第一金属层与高k栅介质层侧壁之间。可选的，所述接触通孔还暴露出所述第二金属层顶部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体器件的形成方法的技术方案中，回刻蚀去除PMOS区域的第一开口侧壁上第一厚度的P型功函数层以及N型功函数层；然后在第二开口的N型功函数层上形成盖帽层，所述盖帽层还位于回刻蚀后的第一开口内的N型功函数层上以及P型功函数层；接着在盖帽层上形成填充满第一开口和第二开口的第一金属层，由于回刻蚀去除了第一开口侧壁上第一厚度的N型功函数层以及P型功函数层，使得在所述第一开口内形成第一金属层的工艺窗口变大，因此本专利技术能够在第一开口内填充满第一金属层，所述第一金属层将第一开口内的P型功函数层以及N型功函数层电连接；接着，在第一金属层上以及层间介质层上形成顶层介质层，形成贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供包括PMOS区域和NMOS区域的基底，所述基底上形成有层间介质层，所述PMOS区域层间介质层内形成有贯穿层间介质层的第一开口，所述NMOS区域层间介质层内形成有贯穿层间介质层的第二开口，所述第一开口两侧的PMOS区域基底内形成有第一源漏掺杂区，其中，所述第一开口底部和侧壁上、以及第二开口底部和侧壁上形成有高k栅介质层，所述第一开口的高k栅介质层上形成有P型功函数层，所述P型功函数层上以及第二开口的高k栅介质层上形成有N型功函数层；回刻蚀去除位于所述第一开口侧壁上第一厚度的P型功函数层以及N型功函数层；在所述第二开口的N型功函数层上形成盖帽层，所述盖帽层还位于回刻蚀后的第一开口内的N型功函数层上以及P型功函数层上；在所述盖帽层上形成填充满所述第一开口和第二开口的第一金属层；在所述第一金属层上以及层间介质层上形成顶层介质层；形成贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区域的第一金属层顶部以及位于第一开口一侧的第一源漏掺杂区顶部；形成填充满所述接触通孔的接触插塞。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供包括PMOS区域和NMOS区域的基底，所述基底上形成有层间介质层，所述PMOS区域层间介质层内形成有贯穿层间介质层的第一开口，所述NMOS区域层间介质层内形成有贯穿层间介质层的第二开口，所述第一开口两侧的PMOS区域基底内形成有第一源漏掺杂区，其中，所述第一开口底部和侧壁上、以及第二开口底部和侧壁上形成有高k栅介质层，所述第一开口的高k栅介质层上形成有P型功函数层，所述P型功函数层上以及第二开口的高k栅介质层上形成有N型功函数层；回刻蚀去除位于所述第一开口侧壁上第一厚度的P型功函数层以及N型功函数层；在所述第二开口的N型功函数层上形成盖帽层，所述盖帽层还位于回刻蚀后的第一开口内的N型功函数层上以及P型功函数层上；在所述盖帽层上形成填充满所述第一开口和第二开口的第一金属层；在所述第一金属层上以及层间介质层上形成顶层介质层；形成贯穿所述顶层介质层以及层间介质层的接触通孔，所述接触通孔暴露出PMOS区域的第一金属层顶部以及位于第一开口一侧的第一源漏掺杂区顶部；形成填充满所述接触通孔的接触插塞。2.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一金属层之后、形成所述顶层介质层之前，还包括步骤，回刻蚀去除位于所述PMOS区域高k栅介质层侧壁上的盖帽层，在所述高k栅介质层与第一金属层之间形成第一凹槽；形成填充满所述第一凹槽的第二金属层。3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述接触通孔还暴露出所述第二金属层顶部。4.如权利要求2所述的半导体器件的形成方法，其特征在于，在回刻蚀所述PMOS区域的盖帽层的过程中，还回刻蚀去除NMOS区域的盖帽层，且保证NMOS区域剩余盖帽层覆盖第二开口内N型功函数层表面，在所述NMOS区域的高k栅介质层与第一金属层之间形成第二凹槽；且所述第二金属层还填充满所述第二凹槽。5.如权利要求2所述的半导体器件的形成方法，其特征在于，在回刻蚀所述PMOS区域的盖帽层的过程中，还回刻蚀去除部分第一金属层；所述第二金属层还位于回刻蚀后的第一金属层上，且所述第二金属层顶部与层间介质层顶部齐平。6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述盖帽层的材料为TiN或TaN。7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一厚度范围为10nm～20nm。8.如权利要求1所述的半导体器件的形成方法，其特征在于，在回刻蚀去除第一开口侧壁上第一厚度的P型功函数层以及N型功函数层的同时，还刻蚀去除位于第二开口侧壁上第一厚度的N型功函数层。9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二开口内高k栅介质层上还形成有阻挡层，且所述阻挡层位于所述高k栅介质层与N型功函数层之间。10.如权利要求9所述的半导体器件的形成方法，其特征在于，在回刻蚀去除第一开口侧壁上第一厚度的P型功函数层以及N型功函数层的工艺过程中，还刻蚀去除位于第二开口侧壁上第一厚度的N型功函数层以及阻挡层。11.如权利要求9所述的半导体器件的形成方法，其特征在于，形成...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31