System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法。
技术介绍
1、在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,为了适应更小的特征尺寸,金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)的沟道长度不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极结构对沟道的控制能力随之变差,栅极电压夹断(pinch off)沟道的难度也越来越大,使得亚阈值漏电(subthreshold leakage)现象,即所谓的短沟道效应(short channel effects,sce)更容易发生。
2、因此,为了减小短沟道效应的影响,半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(fin field-effecttransistor,finfet)。finfet中,栅极结构至少可以从两侧对超薄体(鳍部)进行控制,与平面mosfet相比,栅极结构对沟道的控制能力更强,能够很好的抑制短沟道效应,且与现有集成电路制造具有更好的兼容性。
3、然而,现有的半导体工艺形成的器件性能不佳。
技术实现思路
1、有鉴于此,本申请实施例提供一种半导体结构的形成方法,提高了器件的性能。
2、本专利技术实施例提供一种半导体结构的形成方法,包括:
3、提供基底,所
4、形成保形覆盖所述第一沟槽的第一保护层;
5、在所述第一沟槽的侧壁形成牺牲层,以及在所述牺牲层的侧壁形成隔离层;
6、去除所述第一沟槽底部的第一保护层,以暴露所述第一沟槽底部的源漏掺杂结构;
7、在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极;
8、去除所述源漏电极两侧的牺牲层,在所述隔离层与所述第一保护层之间形成空气侧墙;
9、形成覆盖所述源漏电极的空气覆盖层,其中,所述空气覆盖层仅覆盖所述空气侧墙的顶部;
10、在所述空气覆盖层上形成第一介质层,所述第一介质层与所述源漏电极的顶部齐平。
11、可选地,在所述形成保形覆盖所述第一沟槽的第一保护层的步骤之后,在所述第一沟槽的侧壁形成牺牲层的步骤之前,还包括:
12、在所述伪栅结构所在的空间形成栅极结构,并在所述第一沟槽内形成第二介质层,所述第二介质层与所述栅极结构齐平;
13、形成覆盖所述第二介质层和所述栅极结构的第二保护层和覆盖所述第二保护层的第三介质层;
14、去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层,形成目标沟槽,所述目标沟槽暴露所述第一沟槽的底部和侧壁。
15、可选地,所述在所述伪栅结构所在的空间形成栅极结构,并在所述第一沟槽内形成第二介质层,所述第二介质层与所述栅极结构齐平,包括:
16、在所述第一沟槽内和所述伪栅结构的顶端形成第二介质材料层;
17、平坦化所述第二介质材料层,形成顶面与所述第一沟槽顶面齐平的第二介质层;
18、去除所述伪栅结构,形成栅极凹槽;
19、形成完全填充所述栅极凹槽的栅介质材料层和栅极材料层;
20、平坦化所述栅介质材料层和栅极材料层,形成顶面与所述第二介质层顶面齐平的栅介质层和栅极层,其中,所述栅介质层和栅极层作为所述栅极结构。
21、可选地,所述去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层,包括:
22、在所述第三介质层上形成硬掩膜层;
23、对部分所述硬掩膜层进行刻蚀,暴露出部分区域的第三介质层;
24、去除所述暴露出的部分区域的第三介质层,第二保护层和位于所述第二保护层下的第二介质层。
25、可选地,所述在所述目标沟槽的侧壁形成牺牲层,以及在所述牺牲层的侧壁形成隔离层,包括:
26、采用沉积工艺形成保形覆盖所述目标沟槽侧壁和所述栅极结构顶端的牺牲材料层;
27、通过化学机械研磨工艺去除所述栅极结构顶端的牺牲材料层,形成覆盖在所述目标沟槽侧壁的牺牲层;
28、采用沉积工艺形成保形覆盖所述牺牲层和所述栅极结构顶端的隔离材料层;
29、通过化学机械研磨工艺去除所述栅极结构顶端和所述牺牲层顶端的隔离材料层,形成覆盖在所述牺牲层侧壁的隔离层。
30、可选地,所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极,具体为,在所述目标沟槽内形成与所述源漏掺杂结构电连接的源漏电极。
31、可选地,所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极之后,所述去除所述源漏电极两侧的牺牲层之前,还包括:
32、去除所述第三介质层。
33、可选地,所述在所述空气覆盖层上形成第一介质层之后,还包括:
34、形成覆盖所述第一介质层和所述源漏电极的第三保护层;
35、形成覆盖所述第三保护层的第四介质层;
36、去除所述栅极结构上方的第四介质层、第三保护层、第一介质层、空气覆盖层和第二保护层,形成至少暴露所述栅极结构部分区域的第二沟槽;
37、在所述第二沟槽内形成栅极互连结构。
38、可选地,所述去除所述栅极结构上方的第四介质层、第三保护层、第一介质层和第二保护层,形成至少暴露所述栅极结构部分区域的第二沟槽,具体为,通过湿法刻蚀工艺去除所述栅极结构上方的第四介质层、第三保护层、第一介质层和第二保护层,形成所述第二沟槽,其中,所述第二沟槽的底部尺寸小于所述第二沟槽的顶部尺寸。
39、可选地,所述在所述第二沟槽内形成导电互连结构之后,还包括:
40、去除所述源漏电极上方的第四介质层和第三保护层,形成至少暴露所述源漏电极部分区域的第三沟槽;
41、在所述第三沟槽内形成源漏互连结构。
42、可选地,所述提供基底的步骤中,所述伪栅结构的侧壁还形成有侧墙;所述提供基底之后,所述形成保形覆盖所述第一沟槽的第一保护层之前,还包括:
43、去除所述伪栅结构侧壁的侧墙。
44、可选地,所述形成保形覆盖所述第一沟槽的第一保护层,包括:
45、采用沉积工艺形成覆盖所述第一沟槽和所述伪栅结构表面的第一保护材料层;
46、通过化学机械研磨工艺研磨去除所述伪栅结构表面的第一保护材料层,形成表面为平面的第一保护层。
47、可选地,所述第一保护层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅本文档来自技高网...
【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述形成保形覆盖所述第一沟槽的第一保护层的步骤之后,在所述第一沟槽的侧壁形成牺牲层的步骤之前,还包括:
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述伪栅结构所在的空间形成栅极结构,并在所述第一沟槽内形成第二介质层,所述第二介质层与所述栅极结构齐平,包括:
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层,包括:
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述目标沟槽的侧壁形成牺牲层,以及在所述牺牲层的侧壁形成隔离层,包括:
6.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极,具体为,在所述目标沟槽内形成与所述源漏掺杂结构电连接的源漏电极。
7.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述第一沟槽内形
8.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述空气覆盖层上形成第一介质层之后,还包括:
9.如权利要求8所述的半导体的形成方法,其特征在于,所述去除所述栅极结构上方的第四介质层、第三保护层、第一介质层和第二保护层,形成至少暴露所述栅极结构部分区域的第二沟槽,具体为,通过湿法刻蚀工艺去除所述栅极结构上方的第四介质层、第三保护层、第一介质层和第二保护层,形成所述第二沟槽,其中,所述第二沟槽的底部尺寸小于所述第二沟槽的顶部尺寸。
10.如权利要求8所述的半导体结构的形成方法,其特征在于,所述在所述第二沟槽内形成导电互连结构之后,还包括:
11.如权利要求2所述的半导体结构的形成方法,其特征在于,所述提供基底的步骤中,所述伪栅结构的侧壁还形成有侧墙;所述提供基底之后,所述形成保形覆盖所述第一沟槽的第一保护层之前,还包括:
12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述形成保形覆盖所述第一沟槽的第一保护层,包括:
13.如权利要求10所述的半导体材料的形成方法,其特征在于,所述第一保护层的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼中的一种或多种。
...【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:
2.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述形成保形覆盖所述第一沟槽的第一保护层的步骤之后,在所述第一沟槽的侧壁形成牺牲层的步骤之前,还包括:
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述伪栅结构所在的空间形成栅极结构,并在所述第一沟槽内形成第二介质层,所述第二介质层与所述栅极结构齐平,包括:
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层,包括:
5.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述目标沟槽的侧壁形成牺牲层,以及在所述牺牲层的侧壁形成隔离层,包括:
6.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极,具体为,在所述目标沟槽内形成与所述源漏掺杂结构电连接的源漏电极。
7.如权利要求2所述的半导体结构的形成方法,其特征在于,所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极之后,所述去除所述源漏电极两侧的牺牲层之前,还包括:
...【专利技术属性】
技术研发人员:谭程,涂武涛,王彦,张海洋,叶彬,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。