本申请实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底、鳍部、伪栅结构，源漏掺杂结构，伪栅结构的侧面和源漏掺杂结构的顶面构成第一沟槽；形成保形覆盖第一沟槽的第一保护层；在第一沟槽的侧壁形成牺牲层，以及在牺牲层的侧壁形成隔离层；暴露第一沟槽底部的源漏掺杂结构；在第一沟槽内形成与源漏掺杂结构电连接的源漏电极；去除源漏电极两侧的牺牲层，在隔离层与第一保护层之间形成空气侧墙；形成覆盖源漏电极的空气覆盖层，其中，空气覆盖层仅覆盖空气侧墙的顶部；在空气覆盖层上形成第一介质层，第一介质层与源漏电极的顶部齐平。本申请实施例提供的半导体结构的形成方法，可以提高半导体工艺形成的器件性能。
【技术实现步骤摘要】
本申请实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
技术介绍
1、在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)的沟道长度不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short channel effects，sce)更容易发生。
2、因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(fin field-effecttransistor，finfet)。finfet中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet相比，栅极结构对沟本文档来自技高网...
【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述形成保形覆盖所述第一沟槽的第一保护层的步骤之后，在所述第一沟槽的侧壁形成牺牲层的步骤之前，还包括：
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述伪栅结构所在的空间形成栅极结构，并在所述第一沟槽内形成第二介质层，所述第二介质层与所述栅极结构齐平，包括：
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层，包括：
>5.如权利要求2所...
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述形成保形覆盖所述第一沟槽的第一保护层的步骤之后，在所述第一沟槽的侧壁形成牺牲层的步骤之前，还包括：
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述伪栅结构所在的空间形成栅极结构，并在所述第一沟槽内形成第二介质层，所述第二介质层与所述栅极结构齐平，包括：
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述去除部分区域的第三介质层、第二保护层和位于所述第二保护层下方的第二介质层，包括：
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述目标沟槽的侧壁形成牺牲层，以及在所述牺牲层的侧壁形成隔离层，包括：
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极，具体为，在所述目标沟槽内形成与所述源漏掺杂结构电连接的源漏电极。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述在所述第一沟槽内形成与所述源漏掺杂结构电连接的源漏电极之后，所述去除所述源漏电极两侧的牺牲层之前，还包括：
...
【专利技术属性】
技术研发人员：谭程，涂武涛，王彦，张海洋，叶彬，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。