用于在高性能集成电路中集成锗的方法技术

本发明专利技术涉及在高性能集成电路中集成锗的方法。一种用于制造集成电路的方法包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中NMOSFET和PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽PMOSFET的沟道区而不掩蔽NMOSFET的沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。

A method for integrating germanium in high performance integrated circuits

The present invention relates to a method of integrating germanium in high performance integrated circuits. Includes a method for manufacturing an integrated circuit including: a) n type metal oxide semiconductor field effect transistor (NMOSFET) and P type metal oxide semiconductor field effect transistor (PMOSFET) substrate, wherein NMOSFET and PMOSFET channel region including germanium; b) depositing and patterning a mask layer in the trench mask PMOSFET the area without masking the NMOSFET channel region; c) exposed surface passivation of the substrate; d) the mask layer is removed; and E) deposition of metal contact layer in the NMOSFET and the PMOSFET both.

【技术实现步骤摘要】
用于在高性能集成电路中集成锗的方法
本公开涉及衬底处理方法，并且更具体地涉及用于在高性能集成电路中集成锗的方法。
技术介绍
这里提供的背景描述是为了一般地呈现本公开的背景的目的。在该
技术介绍
部分以及在提交时不会以其他方式认为是现有技术的描述的方面中描述的程度上，目前署名的专利技术人的工作既不明确地也不隐含地被承认为针对本公开的现有技术。在许多高性能集成电路中使用P沟道金属氧化物半导体场效应晶体管(PMOSFET)和n沟道MOSFET(NMOSFET)。降低接触电阻对于进一步改善性能是重要的。虽然硅化镍(NiSi)提供良好的接触电阻，但是NiSi包括作为中间间隙功函数材料(0.65eV)(类似于钴(Co)和钛(Ti))的Si，并且容易形成限制性能的NiSi2管。金属绝缘体硅(MIS)结构也已用于降低接触电阻。然而，绝缘体(通常为二氧化钛(TiO2)或二氧化硅(SiO2))在后续处理期间不保持稳定。用于降低接触电阻的另一种方法使用与Si直接接触的Ti金属。Ti金属使用物理气相沉积(PVD)沉积，并且需要使用化学气相沉积(CVD)沉积的氮化钛(TiN)帽(cap)。作为接触尺寸比例(dimensionscale)，TiN帽消耗了大量的接触填充(contactfill)并具有高电阻。制造商已诉诸昂贵的集成技术来回蚀(etchback)高电阻TiN帽并用低电阻金属填充接触和/或金属栅极。界面电阻和接触材料电阻都需要减小。在双硅化物集成中，为NMOSFET和PMOSFET提供低接触电阻涉及使用不同的材料。积极研究双硅化物集成以降低硅化物和硅之间的电阻。在该集成中，硅化物的功函数被定制以达到能带边缘。候选的是：使用铱(Ir)、铂(Pt)或锇(Os)的PMOSFET>0.8eV，以及使用铒(Er)、镱(Yb)、镝(Dy)或钆(Gd)的NMOSFET<0.3eV。已经提出具有较高载流子迁移率的其它沟道材料来代替硅(Si)。例如，锗(Ge)具有比Si高的电子和空穴迁移率。Ge是IV族元素(如Si)，并且与当前的制造设备兼容。GePMOSFET已经被证明具有良好的性能。然而，由于高寄生电阻，GeNMOSFET遭受差的驱动电流。金属/Ge界面处的金属费米能级被钉扎在Ge价带附近，这导致对n型Ge的大势垒和高接触电阻(Rs)。需要减小Rs以改善GeNMOSFET性能并实现Ge器件。
技术实现思路
一种用于制造集成电路的方法包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积由单一金属材料制成的金属接触层。在其它特征中，在d)之后且在e)之前，在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积氧化物膜。钝化所述衬底包括在所述NMOSFET的所述沟道区中注入选自硫离子和硒离子的离子。钝化所述衬底包括使用选自由硫化铵((NH4)2S)和硫醇基自组装单层(SAM)组成的群组中的材料进行衬底处理。钝化所述衬底包括使用选自由溶解的氯化硒、氟氧化硒和氯氧化硒组成的群组中的液体进行衬底处理。钝化所述衬底包括将所述衬底暴露于选自硫化氢(H2S)和硒化氢(H2Se)的等离子体气体化学物质。在其它特征中，所述PMOSFET和所述NMOSFET包括FINFET。所述PMOSFET和所述NMOSFET包括全包围栅极(GAA)晶体管。所述沟道区包括应变锗。所述沟道区包括锗浓度大于或等于85％的硅锗。一种用于制造集成电路的方法包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区由锗制成；b)在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积由单一金属材料制成的金属接触层；c)在所述金属接触层上沉积并图案化掩模层，以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；以及d)钝化所述NMOSFET的所述沟道区，而不钝化所述PMOSFET的所述沟道区。在其它特征中，所述方法包括去除掩模层。在a)之后且在b)之前，在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积氧化物膜。钝化所述NMOSFET的所述沟道区包括穿过所述金属层在所述NMOSFET的所述沟道区中注入选自硫离子和硒离子的离子。所述PMOSFET和所述NMOSFET包括FINFET。所述PMOSFET和所述NMOSFET包括全包围栅极(GAA)晶体管。在其它特征中，所述沟道区包括应变锗。所述沟道区包括锗浓度大于或等于85％的硅锗。具体而言，本专利技术的一些方面可以阐述如下：1.一种用于制造集成电路的方法，其包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。2.根据条款1所述的方法，其还包括在d)之后且在e)之前，在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积氧化膜。3.根据条款1所述的方法，其中钝化所述衬底包括在所述NMOSFET的所述沟道区中注入选自硫离子和硒离子的离子。4.根据条款1所述的方法，其中钝化所述衬底包括使用选自由硫化铵((NH4)2S)和硫醇基自组装单层(SAM)组成的群组中的材料进行衬底处理。5.根据条款1所述的方法，其中钝化所述衬底包括使用选自由溶解的氯化硒、氟氧化硒和氯氧化硒组成的群组中的液体进行衬底处理。6.根据条款1所述的方法，其中钝化所述衬底包括将所述衬底暴露于选自硫化氢(H2S)和硒化氢(H2Se)的等离子体气体化学物质。7.根据条款1所述的方法，其中所述PMOSFET和所述NMOSFET包括FINFET。8.根据条款1所述的方法，其中所述PMOSFET和所述NMOSFET包括全包围栅极(GAA)晶体管。9.根据条款1所述的方法，其中所述沟道区包括应变锗。10.根据条款1所述的方法，其中所述沟道区包括锗浓度大于或等于85％的硅锗(SiGe)。11.一种用于制造集成电路的方法，其包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区由锗制成；b)在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积由单一金属材料制成的金属接触层；c)在所述金属接触层上沉积并图案化掩模层，以掩蔽所述PMOS本文档来自技高网...

【技术保护点】
一种用于制造集成电路的方法，其包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。

【技术特征摘要】
2016.04.01 US 15/088,4981.一种用于制造集成电路的方法，其包括：a)提供包括n型金属氧化物半导体场效应晶体管(NMOSFET)和p型金属氧化物半导体场效应晶体管(PMOSFET)的衬底，其中所述NMOSFET的沟道区和所述PMOSFET的沟道区包括锗；b)沉积并图案化掩模层以掩蔽所述PMOSFET的所述沟道区而不掩蔽所述NMOSFET的所述沟道区；c)钝化所述衬底的暴露表面；d)去除所述掩模层；以及e)在所述NMOSFET和所述PMOSFET两者上沉积金属接触层。2.根据权利要求1所述的方法，其还包括在d)之后且在e)之前，在所述NMOSFET的所述沟道区和所述PMOSFET的所述沟道区上沉积氧化膜。3.根据权利要求1所述的方法，其中钝化所述衬底包括在所述NMOSFET的所述沟道区中注入选自硫离子和硒离子的离子。4.根据权利要求1所述的方法，其中钝化所述衬底包括使用选自由硫化铵((NH4)2S)和硫醇基自组装单层(SAM)组成的群组中的材料进行衬底处理。5.根据权利要求1所述的方法，其中钝化所述衬底包括使...

【专利技术属性】
技术研发人员：保罗·雷蒙德·贝塞尔，索斯藤·利尔，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国,US