具有高速缓存相干性的集成电路制造技术

本发明专利技术提供一种经改善的高速缓存相干性控制器、操作方法和此操作系统。从相干代理到共享目标的业务可在不同信道上流动通过所述相干性控制器。这种情况改善了性能敏感型代理的服务质量。此外，在来自相干性控制的单独网络上执行数据传送。这种情况最小化了数据移动的距离，从而减少了芯片上导线物理布线的拥塞，并减少了数据传送的功率消耗。

【技术实现步骤摘要】
【国外来华专利技术】具有高速缓存相干性的集成电路对相关申请案的交叉参考本申请案主张由专利技术人劳伦特摩尔(LaurentMoll)和吉恩·雅克勒克莱(Jean-JacquesLecler)在2011年10月26日申请的，标题为“具有高速缓存相干性的集成电路(INTEGRATEDCIRCUITSWITHCACHE-COHERENCY)”的第61/551,922号美国临时申请案，以及由专利技术人劳伦特摩尔(LaurentMoll)和吉恩·雅克勒克莱(Jean-JacquesLecler)在2012年10月24日申请的，标题为“具有高速缓存相干性的集成电路(INTEGRATEDCIRCUITSWITHCACHE-COHERENCY)”的第13/659,850号美国非临时申请案的优先权和权利，所述申请案中的每一者的全部内容以引用的方式并入本文中。
本专利技术大体上涉及半导体芯片领域，且更具体来说涉及具有高速缓存相干代理的芯片上系统。
技术介绍
高速缓存相干性用于维持分配式共享存储器系统中的数据的一致性。经由中心高速缓存相干性控制器将若干代理(各自通常包括一或多个高速缓冲存储器)连接在一起。这情况允许代理利用高速缓冲存储器的性能益处，同时仍能横跨代理提供数据的一致视图。存在若干高速缓存相干性协议，例如，因特尔(Intel)奔腾(Pentium)前端总线协议(FSB)、因特尔快速路径互连(QPI)、ARMAXI相干性扩展(ACE)或开放核心协议(OCP)版本3。高速缓存相干性协议通常基于对数据集(通常称为含有固定数据量(例如，32字节或64字节)的高速缓存线)的获取权限和放弃权限。典型权限为：·无：高速缓存线并不在代理中，且代理并不具有读取或写入数据的权限。·可读：高速缓存线在代理中，且代理具有读取本地所存储的高速缓存线内容的权限。多个代理可同时在高速缓存线上具有读取权限(即，多个读取器)。·可读和可写：高速缓存线在代理中，且代理具有写入(且通常读取)高速缓存线内容的权限。仅一个代理可具有在高速缓存线上的写入权限，且并无代理可同时具有读取权限。通常存在用于所有高速缓存线的后备存储器(例如，DRAM)。后备存储器为当数据并不在高速缓冲存储器中的任一者中时，存储所述数据的位置。在任何时刻处，后备存储器中的数据可并非相对于可在代理中的高速缓存线的最新拷贝为最新的。因为如此，代理内部的高速缓存线常常包含高速缓存线是干净(即，其具有与后备存储器中相同的值)还是脏(即，需要在某一时刻将其写回到后备存储器，这是因为其为最新版本)的指示。互连上的目标充当用于地址映射群组的后备存储器。在相干请求之后，当确定必须询问或更新后备存储器时，基于地址而将读取或写入发送到适当目标。代理中的高速缓存线的权限和“肮脏度”被称作高速缓存线的“状态”。相干性状态的最常见集合被称为MESI(修改排除共享无效)，其中共享对应于读取权限(且高速缓存线是干净的)，且修改和排除两者给予读取/写入权限，但在排除状态中，线是干净的，而在修改状态中，线是脏的且必须最终将其写回。在所述状态集合中，共享高速缓存线始终是干净的。存在较复杂版本，如MOESI(修改拥有排除共享无效)，其中允许具有读取权限的高速缓存线是脏的。其它协议可具有单独的读取和写入权限。存在许多高速缓存相干性状态集合和协议。在一股情况下，当代理需要其并不具有的关于高速缓存线的权限时，其必须直接或经由高速缓存相干性控制器而与其它代理交互，以获取权限。在最简单的“基于窥探”协议中，必须“窥探”其它代理以确保所述代理所请求的权限与其它代理已拥有的权限一致。举例来说，如果代理请求读取权限且其它代理并不具有写入权限，那么可授予读取权限。然而，如果代理已具有写入权限，那么在颁予其为起始代理之前，必须首先从所述代理移除所述权限。在一些系统中，代理直接在总线上放置窥探请求，且所有代理(或至少所有其它代理)对窥探请求作出响应。在其它系统中，代理向相干性控制器放置权限请求，所述控制器又将窥探其它代理(且可能为代理自身)。在基于目录的协议中，维持由代理获取的权限目录，且仅当需要在代理中改变权限时发送窥探。也可使用窥探过滤器以减少发送到代理的窥探数目。窥探过滤器保持代理内容的粗糙视图，且如果其知道代理并不需要改变其权限，那么其并不将窥探发送到所述代理。数据和权限在高速缓存相干性协议中交互，但其交互的方式发生变化。代理通常同时放置对权限和数据两者的请求，但并非总是如此。举例来说，出于读取目的想要将数据放置于其高速缓冲存储器中且既不具有所述数据也不具有权限的代理可放置包含权限请求和数据自身请求两者的读取请求。然而，已具有所述数据和读取权限但需要写入权限的代理可放置对写入权限的“升级”请求，但并不需要数据。同样地，对窥探请求的响应可包含权限已发生改变的确认，但也可任选为含有数据。出于礼貌，所窥探代理可正发送数据。或者，所窥探代理可正发送必须保持为最终写回到后备存储器的脏数据。代理可在并不具有数据的情况下保持权限。举例来说，想要写入全部高速缓存线的代理可不请求具有写入权限的数据，这是由于其知道其将并不使用所述数据(其将完全重写所述高速缓存线)。在一些系统中，准许保持部分数据(在区段中、每字节......)。这对于限制数据传送是有用的，但使得高速缓存相干性协议较复杂。许多高速缓存相干性协议为数据离开代理提供两种相关方式。一种为经由窥探响应路径，从而将数据提供为对窥探的响应。另一种为自发写入路径(常常称为写回或收回路径)，其中当代理不再想要保持数据时，代理可将所述数据发送出。在一些协议中，共享窥探响应和写回路径。完全相干的代理能够拥有对高速缓存线的权限，且在由来自另一代理的请求触发的情况下能够接收窥探请求以检查且可能改变其权限。最常见类型的完全相干代理为具有相干高速缓冲存储器的微处理器。由于微处理器需要进行读取和写入，因此其获取适当权限和潜在数据，并将所述两者安置于其高速缓冲存储器中。许多现代微处理器内部具有多个层级的高速缓冲存储器。许多现代微处理器含有多个微处理器核心，其各自具有其自身的高速缓冲存储器，且常常具有共享的第二层级高速缓冲存储器。许多其它类型的代理可是完全相干的，例如，DSP、GPU和包括高速缓冲存储器的各种类型的多媒体代理。相比之下，I/O相干(也称为单向相干)代理并不使用相干高速缓冲存储器，但其需要对关于完全相干代理的数据的一致拷贝进行操作。因此，其读取和写入请求可触发对完全相干代理的相干性动作(窥探)。在大多数情况下，必要时，通过使得特殊网桥或中心相干性控制器中的任一者发布实际读取或写入到后备存储器的适当相干性动作和序列而进行此操作。在小网桥的情况下，所述网桥可充当在少量时间内保持权限的完全相干代理。在中心相干性控制器的情况下，其跟踪读取和写入，并代表I/O相干代理防止其它代理存取正被处理的高速缓存线。现有技术水平高速缓存相干性控制器将来自多个相干代理的请求业务合并到去往特定后备存储器的一个信道上，使得给定类型的所有请求和地址始终穿过同一信道而到达后备存储器。这种情况具有两个负面后果。第一，可能不易于在经合并业务上保留对请求的服务质量。举例来说，如果一个代理要求最低延时，且另一代理可使用所有带宽，那么一旦合并所述两个代理的请求业务本文档来自技高网...

【技术保护点】
一种相干性控制器，其包括：多个相干代理接口，其能够连接到相干代理；和多个目标信道，其能够连接到目标，其中所述相干性控制器可在所述信道之间选择，以将请求发送到所述目标。

【技术特征摘要】
【国外来华专利技术】2011.10.26 US 61/551,922;2012.10.24 US 13/659,8501.一种相干性控制器，其包括：第一相干代理接口和第二相干代理接口，其中所述第一相干代理接口能够连接到第一相干代理，且所述第二相干代理接口能够连接到第二相干代理；和第一目标信道和第二目标信道，其中所述第一目标信道能够连接到目标存储器，其中所述第二目标信道能够连接到所述目标存储器，且其中所述第一目标信道是独立的，其中所述相干性控制器经配置以当接收到起始代理发起的请求时在所述第一目标信道和所述第二目标信道之间选择作为在其上向所述目标存储器发送所述请求的信道，其中所述起始代理是所述第一相干代理和所述第二相干代理中的任意一者。2.根据权利要求1所述的相干性控制器，其中所述第一目标信道和所述第二目标信道为虚拟信道。3.根据权利要求1所述的相干性控制器，其中所述第一目标信道和所述第二目标信道在物理上分开。4.根据权利要求1所述的相干性控制器，其中所述相干性控制器经配置以基于所述第一相干代理接口和所述第二相干代理接口中哪一个接口接收到所述请求而在所述第一目标信道和所述第二目标信道中选择一者作为在其上向所述目标存储器发送所述请求的所述信道。5.根据权利要求1所述的相干性控制器，其中所述请求具有类型，其中所述类型是多个不同类型中的一者，且其中所述相干性控制器经配置以基于所述类型而在所述第一目标信道和所述第二目标信道中选择在其上向所述目标存储器发送所述请求的所述信道。6.根据权利要求1所述的相干性控制器，其中所述请求具有优先级，其中所述优先级是多个不同优先级中的一者，且所述相干性控制器经配置以基于所述优先级而在所述第一目标信道和所述第二目标信道中选择在其上向所述目标存储器发送所述请求的所述信道。7.根据权利要求1所述的相干性控制器，其中所述相干性控制器进一步经配置以接收信号，且进一步经配置以基于所述信号而在所述第一目标信道和所述第二目标信道中选择在其上向所述目标存储器发送请求的所述信道。8.根据权利要求1所述的相干性控制器，其中所述请求具有地址，且其中所述相干性控制器经配置以基于所述地址而在所述第一目标信道和所述第二目标信道中选择在其上向所述目标存储器发送所述请求的所述信道。9.根据权利要求1所述的相干性控制器，其中所述相干性控制器进一步经配置以基于所述第一相干代理和所述第二相干代理中的哪一个是所述起始代理而在所述第一目标信道和所述第二目标信道中选择在其上向所述目标存储器发送所述请求的所述信道。10.根据权利要求1所述的相干性控制器，其中所述相干性控制器进一步经配置以从所述起始代理接收边带信息，且其中所述相干控制器进一步经配置以基于所述边带信息而在所述第一目标信道和所述第二目标信道中...

【专利技术属性】
技术研发人员：劳伦特·勒内·默尔，让雅克·勒克莱，
申请(专利权)人：高通科技公司，
类型：发明
国别省市：美国;US