本发明专利技术公开了一种基于三根物理互连线的集成电路片上通讯方法，方法包括：预先将主设备通过时钟线、数据线与从设备相连，将各个从设备的应答线通过与逻辑逐级级连后最终与主设备的应答接口相连；当主设备向从设备发送报文时将报文分割为起始位、报文头、地址、数据体、结束位五种微包，主设备和从设备之间依次传递起始位、报文头、地址、数据体、结束位五种微包，在传递过程中从设备通过时钟线和数据线接收来自主设备由多个微包构成的报文，从设备通过应答线向主设备发送接收应答和读报文的返回数据，通过数据线接收主设备发出的写报文的写数据。本发明专利技术具有互连线少、占用硬件资源少、支持灵活的从设备电源关断策略的优点。
【技术实现步骤摘要】
基于三根物理互连线的集成电路片上通讯方法及装置
本专利技术涉及集成电路SOC芯片的片上通信领域，具体涉及基于三根物理互连线的集成电路片上通讯方法及装置。
技术介绍
SOC芯片设计已经成为目前芯片设计领域的主流，特别是在嵌入式移动通信领域。一般地，SOC芯片上集成着众多的部件，例如SDRAM控制器、USB、PCIE、SATA、UART、SP1、SM卡控制器等多种功能部件，往往达到几十种之多。为了将众多的功能部件连接在一起，人们研究了多种SOC片上总线结构,如AMBA、CoreConnect等,这些总线均属于同步总线类型,具有高带宽、低延迟的优点，但是要求总线上的设备属于同一个时钟域或者进行跨时钟转换，而且这类总线要求的互连线较多，占用了大量的硬件资源。然而在集成电路中，有些部件并不需要高速的访问接口，它们更关心资源占用率、功耗以及物理设计的易实现性。例如在前述的USB、PCIE等IP部件中，都有一定数量的控制和状态寄存器，这些寄存器通常需要系统初始化或实时观察，目前为了访问它们，IP部件往往需要设计独立于数据通路之外的控制接口。另外有一些慢速设备如UART、I2C等，其主要功能就表现为一组寄存器，需要执行读写访问。访问上述两类寄存器，一般不需要很高的读写速度，如果为访问此类寄存器而为每个部件设立单独的通信线或使用高速连接总线(如AXI总线、PLB总线等)，则需要使用大量的互连线，并且由于各IP具有独立的时钟，还需要为此配置跨时钟转换模块，这势必会严重浪费芯片面积和布线通道资源，增加了物理设计难度和芯片功耗。为了解决上述IP部件内的寄存器类访问需求，IBM公司提出了一种名为DCR的总线结构。DCR总线采用异步握手通讯技术，主从式结构，能够实现主设备访问不同时钟域内的从设备，同时支持从设备级联。如图1所示，现有技术的菊花链式DCR总线中包括一个主设备和多个从设备，多个从设备之间级联连接(图中为了说明方便仅绘制了从设备1、从设备2、从设备3共3个从设备，从设备1、从设备2、从设备3之间级联连接)，该总线的优点是支持从设备间级联连接，为扩展设备接口提供了方便。但是，由于当多个从设备进行级联时，必须分别布置主设备与各个从设备的地址总线和数据总线结构，互连线数目较多，因此随着从设备数量的增加必然导致物理实现时占据大量的布线资源，增加了物理实现时的时序约束难度。而且，DCR总线结构不能支持电源关断等低功耗技术，一旦级联结点中的某个结点断电，针对其后续结点的访问将全部无法进行。综上所述，菊花链式DCR总线存在下述问题:(I) DCR总线的地址、数据、控制等信号都拥有单独的物理连接线，导致整个DCR总线的物理连线较多，占据大量布线资源，增加了芯片面积。而且各组互连线间存在时序关系，物理设计中必须对此进行约束，导致增加了物理设计的难度和复杂度；(2) DCR总线的从设备链上，某个从设备断电将导致其后续所有从设备都无法访问，因此不支持灵活的设备断电等低功耗管理技术。
技术实现思路
本专利技术要解决的技术问题是提供一种主从设备间通信互连线数量少、支持不同时钟域内设备寄存器读写、支持灵活的电源关断策略、以较少的硬件资源和物理实现代价实现针对SOC芯片内各类IP设备的控制和状态寄存器的统一控制的基于三根物理互连线的集成电路片上通讯方法。为了解决上述技术问题，本专利技术采用的技术方案为:一种基于三根物理互连线的集成电路片上通讯方法，其实施步骤如下:I)预先将主设备的时钟输出接口通过一根时钟线分别与各个从设备相连，将主设备的数据接口通过一根数据线分别与各个从设备相连，将各个从设备的应答线依次通过与逻辑逐级级连后最终与主设备的应答接口相连；当主设备向从设备发送报文时将报文分割为由起始位、报文头、地址、数据体、结束位组成的五种微包，在微包的传递过程中各个从设备均通过主设备的时钟线与主设备进行同步，各个从设备交换数据和应答的时机完全由主设备发出的时钟决定；主设备通过时钟线、数据线向所有从设备广播报文的起始位微包，所有从设备收到起始位微包后立即进入报文接收状态；2)主设备通过时钟线、数据线向所有从设备广播报文的报文头微包，各个从设备接收到报文头微包后通过应答线依次传递接收成功信号，主设备在应答接口的逻辑为I后进入准备传递地址微包状态；同时，各个从设备则分别判断报文头中携带的设备编号是否与自己的设备编号一致，若不一致则停止接收后续所有微包并将应答线的输出固定为1，否则若一致，则该从设备为目标从设备，跳转执行下一步；3)主设备通过时钟线、数据线向所有从设备广播报文的地址微包，主设备每传递完一个字节的地址微包后，目标从设备通过应答线传递一次逻辑为I的接收成功信号，主设备在应答接口的逻辑为I后判断地址微包的内容是否传递完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；4)主设备和目标从设备分别判断发送报文的类型，如果主设备向从设备发送报文是读报文，则目标从设备将读报文的返回数据作为数据体微包并划分为多个字节，依次将所述数据体微包的多个字节通过应答线传递到主设备，主设备每收到一个字节则通过数据线向目标从设备发送I位逻辑为I的接收确认，目标从设备在收到I位逻辑为I的接收确认后判断数据体微包的内容传递是否完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；如果主设备向从设备发送报文是写报文，则主设备将写报文的写数据作为数据体微包并划分为多个字节，依次将数据体微包的多个字节通过数据线发送给目标从设备，目标从设备每收到一个字节则通过应答线向主设备发送I位逻辑为I的接收确认，主设备在应答接口的逻辑为I后判断数据体微包的内容是否传递完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；5)主设备通过时钟线、数据线向所有从设备广播报文的结束位微包，报文传输完毕。作为本专利技术基于三根物理互连线的集成电路片上通讯方法的进一步改进:所述起始位微包、结束位微包仅包含一位信息；所述报文头微包包括7位设备编号、I位读写标识和I位应答；所述地址微包中有效地址的总长度如式(I)所示，且所述地址微包中每一个字节的有效地址附带有I位应答；Num_of_Bylcs = log,(Spacc_Size_in_ Bytes)/8~|(I)式(I)中，Num_of_Bytes表示地址微包中有效地址的总长度，Space_Size_in_Bytes表示目标从设备的地址空间大小，「叫为取上整数运算符。所述步骤I)中主设备通过时钟线、数据线向所有从设备广播报文的起始位微包具体是指在时钟线输出高电平期间，将数据线输出从低电平变化到高电平；所述步骤5)中主设备通过时钟线、数据线向所有从设备广播报文的结束位微包具体是指在时钟线输出高电平的期间，将数据线输出从高电平变化到低电平；所述主设备通过时钟线、数据线向所有从设备广播报文的报文头微包、或地址微包、或数据体微包时，所述数据线的电平在时钟线输出高电平期间保持不变，仅仅在时钟线输出低电平期间通过切换输出电平来实现普通数据位传输；所述从设备通过时钟线、应答线向主设备发送数据体微包时，所述应答线的电平在时钟线输出高电平期间保持不变，仅仅在时钟线输出低电平期间通过切换输出电平来实现普通数据位传输。本专利技术基于三根物理互连线的本文档来自技高网...
【技术保护点】
一种基于三根物理互连线的集成电路片上通讯方法，其特征在于实施步骤如下：1）预先将主设备的时钟输出接口通过一根时钟线分别与各个从设备相连，将主设备的数据接口通过一根数据线分别与各个从设备相连，将各个从设备的应答线依次通过与逻辑逐级级连后最终与主设备的应答接口相连；当主设备向从设备发送报文时将报文分割为由起始位、报文头、地址、数据体、结束位组成的五种微包，在微包的传递过程中各个从设备均通过主设备的时钟线与主设备进行同步，各个从设备交换数据和应答的时机完全由主设备发出的时钟决定；主设备通过时钟线、数据线向所有从设备广播报文的起始位微包，所有从设备收到起始位微包后立即进入报文接收状态；2）主设备通过时钟线、数据线向所有从设备广播报文的报文头微包，各个从设备接收到报文头微包后通过应答线依次传递接收成功信号，主设备在应答接口的逻辑为1后进入准备传递地址微包状态；同时，各个从设备则分别判断报文头中携带的设备编号是否与自己的设备编号一致，若不一致则停止接收后续所有微包并将应答线的输出固定为1，否则若一致，则该从设备为目标从设备，跳转执行下一步；3）主设备通过时钟线、数据线向所有从设备广播报文的地址微包，主设备每传递完一个字节的地址微包后，目标从设备通过应答线传递一次逻辑为1的接收成功信号，主设备在应答接口的逻辑为1后判断地址微包的内容是否传递完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；4）主设备和目标从设备分别判断发送报文的类型，如果主设备向从设备发送报文是读报文，则目标从设备将读报文的返回数据作为数据体微包并划分为多个字节，依次将所述数据体微包的多个字节通过应答线传递到主设备，主设备每收到一个字节则通过数据线向目标从设备发送1位逻辑为1的接收确认，目标从设备在收到1位逻辑为1的接收确认后判断数据体微包的内容传递是否完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；如果主设备向从设备发送报文是写报文，则主设备将写报文的写数据作为数据体微包并划分为多个字节，依次将数据体微包的多个字节通过数据线发送给目标从设备，目标从设备每收到一个字节则通过应答线向主设备发送1位逻辑为1的接收确认，主设备在应答接口的逻辑为1后判断数据体微包的内容是否传递完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；5）主设备通过时钟线、数据线向所有从设备广播报文的结束位微包，报文传输完毕。...
【技术特征摘要】
1.一种基于三根物理互连线的集成电路片上通讯方法，其特征在于实施步骤如下: 1)预先将主设备的时钟输出接口通过一根时钟线分别与各个从设备相连，将主设备的数据接口通过一根数据线分别与各个从设备相连，将各个从设备的应答线依次通过与逻辑逐级级连后最终与主设备的应答接口相连；当主设备向从设备发送报文时将报文分割为由起始位、报文头、地址、数据体、结束位组成的五种微包，在微包的传递过程中各个从设备均通过主设备的时钟线与主设备进行同步，各个从设备交换数据和应答的时机完全由主设备发出的时钟决定；主设备通过时钟线、数据线向所有从设备广播报文的起始位微包，所有从设备收到起始位微包后立即进入报文接收状态； 2)主设备通过时钟线、数据线向所有从设备广播报文的报文头微包，各个从设备接收到报文头微包后通过应答线依次传递接收成功信号，主设备在应答接口的逻辑为I后进入准备传递地址微包状态；同时，各个从设备则分别判断报文头中携带的设备编号是否与自己的设备编号一致，若不一致则停止接收后续所有微包并将应答线的输出固定为1，否则若一致，则该从设备为目标从设备，跳转执行下一步； 3)主设备通过时钟线、数据线向所有从设备广播报文的地址微包，主设备每传递完一个字节的地址微包后，目标从设备通过应答线传递一次逻辑为I的接收成功信号，主设备在应答接口的逻辑为I后判断地址微包的内容是否传递完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步； 4)主设备和目标从设备分别判断发送报文的类型，如果主设备向从设备发送报文是读报文，则目标从设备将读报文的返回数据作为数据体微包并划分为多个字节，依次将所述数据体微包的多个字节通过应答线传递到主设备，主设备每收到一个字节则通过数据线向目标从设备发送I位逻辑为I的接收确认，目标从设备在收到I位逻辑为I的接收确认后判断数据体微包的内容传递是否完毕，如果尚未传递完毕则继续传递下一个字节，否则跳转执行下一步；如果主设备向从设备发送报文是写...
【专利技术属性】
技术研发人员：张明，郭御风，邓宇，龚锐，石伟，任巨，马爱永，高正坤，窦强，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。