The invention provides a CMOS device and manufacturing method thereof, comprising: providing a semiconductor substrate; a first barrier layer is formed on the surface of the semiconductor substrate; on the second N channel region and a second P channel region of the first barrier layer of hydrogen or oxygen plasma passivation; forming a first work function layer on the first barrier layer of the first P channel region and the second P channel region; the first barrier layer in the first region of the N channel and second N channel region, and forming a second layer of the first layer of the work function of the work function; which also includes and / or N to the second channel region on the first barrier layer and the second layer of the first function the P channel region of the hydrogen or oxygen plasma passivation. This method has high control precision, high flexibility and easy operation, and is more suitable for the multi threshold control of small size devices.
【技术实现步骤摘要】
一种CMOS器件及其制作方法
本专利技术涉及半导体器件制造
,更具体地,涉及一种CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)器件及其制作方法。
技术介绍
随着集成电路的集成度不断提高,器件的尺寸不断减小,传统的平面的CMOS(互补金属氧化物半导体)器件很难继续减小关键尺寸,立体器件如FINFET(鳍式场效应晶体管)以及纳米线沟道器件渐渐成为主流趋势。在进入纳米节点之后,CMOS器件的阈值电压的调节一直是半导体器件制造中的重点和难点,目前,主要通过调整离子注入、栅宽(GateLength)、栅介质层厚度以及功函数层厚度来调节半导体器件的阈值电压,而随着半导体器件尺寸的进一步减小,尤其是进入10nm节点以下时,需要对多个阈值电压进行调节,但是由于尺寸减小带来的空间限制及寄生效应的影响,对CMOS器件的阈值调节提出了更高的要求,这些传统的方法已经不能很好地实现多阈值的调控。
技术实现思路
有鉴于此,本专利技术提供一种CMOS器件及其制作方法,以实现CMOS器件的多阈值电压的调节。为实现上述目的,本专利技术提供如下技术方案:一种CMOS器件制作方法,包括:提供半导体衬底,所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层,所述沟道区域包括第一N沟道区域、第一P沟道区域、第二N沟道区域和第二P沟道区域;在所述半导体衬底表面形成第一阻挡层;对所述第二N沟道区域和所述第二P沟道区域的所述第一阻挡层进行氢或氧等离子体钝化处理;在所述第一P沟道区域和第二P沟道区域的第一阻挡层上选择形成第一功函数层;在 ...
【技术保护点】
一种CMOS器件制作方法,其特征在于,包括:提供半导体衬底,所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层,所述沟道区域包括第一N沟道区域、第一P沟道区域、第二N沟道区域和第二P沟道区域;在所述半导体衬底表面形成第一阻挡层;对所述第二N沟道区域和所述第二P沟道区域的所述第一阻挡层进行氢或氧等离子体钝化处理;在所述第一P沟道区域和第二P沟道区域的第一阻挡层上选择形成第一功函数层;在所述第一N沟道区域、所述第二N沟道区域的第一阻挡层上,以及所述第一功函数层上形成第二功函数层;和/或在所述步骤:在所述第一P沟道区域和第二P沟道区域的第一阻挡层上选择形成第一功函数层之后,还包括:对所述第二N沟道区域上的第一阻挡层和所述第二P沟道区域上的第一功函数层进行氢或氧等离子体钝化处理。
【技术特征摘要】
1.一种CMOS器件制作方法,其特征在于,包括:提供半导体衬底,所述半导体衬底上具有沟道区域以及位于所述沟道区域上的栅介质层,所述沟道区域包括第一N沟道区域、第一P沟道区域、第二N沟道区域和第二P沟道区域;在所述半导体衬底表面形成第一阻挡层;对所述第二N沟道区域和所述第二P沟道区域的所述第一阻挡层进行氢或氧等离子体钝化处理;在所述第一P沟道区域和第二P沟道区域的第一阻挡层上选择形成第一功函数层;在所述第一N沟道区域、所述第二N沟道区域的第一阻挡层上,以及所述第一功函数层上形成第二功函数层;和/或在所述步骤:在所述第一P沟道区域和第二P沟道区域的第一阻挡层上选择形成第一功函数层之后,还包括:对所述第二N沟道区域上的第一阻挡层和所述第二P沟道区域上的第一功函数层进行氢或氧等离子体钝化处理。2.根据权利要求1所述的CMOS器件制作方法,其特征在于,所述氢或氧等离子体钝化处理中的氧等离子体钝化处理的压强范围为1Pa-800Pa,包括端点值;所述氧等离子体钝化处理的气体为氧气,或氧气和臭氧的混合气体。3.根据权利要求1所述的CMOS器件制作方法,其特征在于,所述氢或氧等离子体钝化处理中的氢等离子体钝化处理的压强范围为1Pa-200Pa,包括端点值;所述氢等离子体钝化处理的气体为氢气。4.根据权利要求1-3任意一项所述的CMOS器件制作方法,其特征在于,所述第一阻挡层的材质为TiN、TaN、TiNx、TaNx和TiNSi中的一种或多种复合材料。5.根据权利要求1-3任意一项所述的CMOS器件制作方法,其特征在于,所述第一功函数层的材质包括TiN、TaN、TiNx、...
【专利技术属性】
技术研发人员:殷华湘,姚佳欣,赵超,叶甜春,
申请(专利权)人:中国科学院微电子研究所,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。