用于模拟应用的高增益晶体管制造技术

本发明专利技术涉及用于模拟应用的高增益晶体管，其所揭示的是一种模拟高增益晶体管。模拟高增益晶体管的形成与现有CMOS工艺高度相容。模拟高增益晶体管包括双重井，其包括低电压(LV)与中间电压(IV)晶体管的井植入物。另外，模拟高增益晶体管包括IV晶体管的轻掺杂延展区、及LV晶体管的薄栅极介电质。

High gain transistors for Analog Applications

The present invention relates to a high gain transistor for analog applications, which is a kind of analog high gain transistor. The formation of analog high gain transistors is highly compatible with the existing CMOS process. Analog high gain transistors include double wells, which include well implants for low voltage (LV) and intermediate voltage (IV) transistors. In addition, the analog high gain transistors include the light doped ductile area of the IV transistors, and the thin grid dielectric of the LV transistors.

【技术实现步骤摘要】
用于模拟应用的高增益晶体管
本专利技术是关于提供具有高增益且改良型Rout的CMOS晶体管，其适用于低功率模拟与IoT应用。
技术介绍
互补式金属氧化物半导体(CMOS)晶体管已受到广泛运用。举例而言，CMOS晶体管已用于模拟应用。模拟应用需要具有高增益的CMOS晶体管。然而，已发现目前用于模拟应用的CMOS晶体管会遇到高漏电流的问题，使其在低功率与物联网(IoT)应用受到限制。再者，这些CMOS晶体管的输出电阻(Rout)就模拟应用而言，并不适用于短沟道装置。
技术实现思路
具体实施例大体上是关于半导体装置或集成电路(IC)。在一项具体实施例中，所揭示的是一种用于形成装置的模拟高增益晶体管的方法。本方法包括形成位在衬底上的模拟装置，并且形成位在装置区中的模拟装置井。该装置井包括模拟井体掺质浓度，其就LV晶体管高于低电压(LV)装置井的掺质浓度，并且就IV晶体管高于中间电压(IV)装置井的掺质浓度。本方法更包括形成位在装置区中衬底上的模拟栅极。该栅极包括位在模拟栅极介电质上方的模拟栅极电极。该模拟栅极介电质是用于该LV晶体管的薄栅极介电质。该衬底中该装置井中诸模拟源极漏极(S/D)区相邻本文档来自技高网...

【技术保护点】
一种用于形成装置的模拟高增益晶体管的方法，包含：在衬底上形成模拟装置区；在该装置区中形成模拟装置井，其中，该装置井包含模拟井体掺质浓度，其就LV晶体管高于低电压(LV)装置井的掺质浓度，并且就IV晶体管高于中间电压(IV)装置井的掺质浓度；在该装置区中该衬底上形成模拟栅极，其中，该栅极包含位在模拟栅极介电质上方的模拟栅极电极，其中该模拟栅极介电质是用于该LV晶体管的薄栅极介电质；在该衬底中该装置井中相邻于该模拟栅极处形成诸模拟源极漏极(S/D)区，其中一S/D区包含重度掺杂主区，以及模拟轻度掺杂延展区，其中，该模拟轻度掺杂延展区就IV晶体管包含IV轻度掺杂延展区的掺质浓度；以及其中，该模拟装置...

【技术特征摘要】
2016.06.13 US 15/180,1171.一种用于形成装置的模拟高增益晶体管的方法，包含：在衬底上形成模拟装置区；在该装置区中形成模拟装置井，其中，该装置井包含模拟井体掺质浓度，其就LV晶体管高于低电压(LV)装置井的掺质浓度，并且就IV晶体管高于中间电压(IV)装置井的掺质浓度；在该装置区中该衬底上形成模拟栅极，其中，该栅极包含位在模拟栅极介电质上方的模拟栅极电极，其中该模拟栅极介电质是用于该LV晶体管的薄栅极介电质；在该衬底中该装置井中相邻于该模拟栅极处形成诸模拟源极漏极(S/D)区，其中一S/D区包含重度掺杂主区，以及模拟轻度掺杂延展区，其中，该模拟轻度掺杂延展区就IV晶体管包含IV轻度掺杂延展区的掺质浓度；以及其中，该模拟装置井的该更高掺杂浓度、该模拟栅极的该薄栅极介电质、及该模拟S/D区的该IV轻度掺杂延展区提升该模拟高增益晶体管的效能。2.如权利要求1所述的方法，其中，该模拟装置井就形成装置与互补式金属氧化物半导体(CMOS)程序相容。3.如权利要求1所述的方法，其中，该模拟装置井的该掺质浓度约等于用于该LV晶体管的该LV装置井与用于该IV晶体管的该IV装置井的组合掺质浓度。4.如权利要求1所述的方法，其中，该模拟装置井的该掺质浓度为约1.5E16/cm3。5.如权利要求1所述的方法，其中，相比于约厚的中间栅极介电质，该模拟栅极介电质包含约厚的厚度。6.如权利要求1所述的方法，其中，相比于LV延展区的约1E18/cm3的掺质浓度，该模拟轻度掺杂延展区包含约1E17/cm3的掺质浓度。7.如权利要求1所述的方法，其中，该重度掺杂主区为约1E20/cm3。8.如权利要求1所述的方法，其中，形成该模拟装置井包含形成双重井，其包含：进行LV布植，该LV布植用于形成该LV晶体管的该LV井体；以及进行IV布植，该IV布植用于形成该IV晶体管的该IV井体。9.如权利要求8所述的方法，其中，该模拟装置井的该掺质浓度为约1.5E16/cm3。10.如权利要求8所述的方法，其中：该LV延展区包含约1E18/cm3的掺质浓度；以及该IV延展区包含约1E17/cm3的掺质浓度。11.如权利要求1所述的方法，其中，该模拟S/D区的该重度掺杂主区为约1E20/cm3，并且与该LV与IV晶体管的该重度掺杂主区相同。12.如权利要求1所述的方法，其中，形成该模拟装置井包含进行布植以形成该模拟装置井，其比用于该LV晶体管的该LV装置井、及用于该IV晶体管的该IV装置井包含该更高掺质浓度。13.如权利要求12所述的方法，其中，该模拟装置井的该掺质浓度为约1.5E16/cm3。14.一种属于一装置的模拟高增益晶体管，包含：位在衬底上的模拟装置区；位在该装置区中的模拟装置井，其中，该装置井包含模拟井体掺质浓度，其...

【专利技术属性】
技术研发人员：孙远，陈学深，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡,SG