高压电平位移电路和非易失性存储器制造技术

本发明专利技术提供一种高压电平位移电路和非易失性存储器。所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。所述电路在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，并且因此降低了电路的整体功耗。

High voltage level displacement circuit and nonvolatile memory

The present invention provides a high voltage level displacement circuit and a nonvolatile memory. The high voltage level shift circuit includes a control signal generation module, the timing signal according to the input and the enable signal generating a control signal; the voltage selection module, according to the control signal from a plurality of input voltage signal to select a voltage signal output; the bias circuit module receives the voltage selection the voltage signal output module and output voltage signal generation signal according to the bias voltage; switch circuit module, which is based on the output of the bias voltage signal to control the voltage level shift circuit. The circuit does not affect the high voltage level displacement without affecting the normal operation of the medium and low voltage MOS transistors, and thus reduces the overall power consumption of the circuit.

【技术实现步骤摘要】
高压电平位移电路和非易失性存储器
本专利技术涉及集成电路
，具体而言涉及一种高压电平位移电路和非易失性存储器。
技术介绍
非易失性存储器(NonVolatileMemory，NVM)通常需要较高的正的或负的电荷泵偏压，用于在存储单元编程或擦除期间使用。如果集成电路工艺可以支持较高的击穿电压(BreakdownVoltage，BV)和栅氧击穿(GateOxideBreakdown，GOI)，那么较高的电荷泵偏压不会导致不利的影响。随着智能化和物联网(InternetofThings,IoT)的发展，在IC工艺/制程方面也从一味追逐迈向摩尔定律的更深亚微米工艺节点，转向更多讨论现有技术节点功耗降低等方面的改进上。因此，在IoT设备的工艺中，通常需要采用中低压器件(例如3.3V器件)用于NVM存储单元的操作。然而，中低压器件的BV或GOI级别会对较高的电荷泵偏压有一定的限制。在存储单元的编程或擦除期间如果中低压器件长时间经受高的电压差，那么对其性能和稳定性都会造成不利影响。因此，为解决上述技术问题，有必要提出一种新的高压电平位移电路和非易失性存储器。
技术实现思路
针对现有技术的不足，一方面，本专利技术提供一种高压电平位移电路，所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。在本专利技术的一个实施例中，所述开关电路模块的输入电压信号与所述时序信号相关联。在本专利技术的一个实施例中，所述偏置电路模块包括连接在所述电压选择模块的输出端和所述开关电路模块的输入端之间的两个MOS晶体管，其中第一MOS晶体管的栅极和第二MOS晶体管的漏极分别连接至所述电路选择模块的输出端，所述第一MOS晶体管以及所述第二MOS晶体管的源极连接至所述开关电路模块的输入端，所述第一MOS晶体管以及所述第二MOS晶体管的衬底连接至高压负电平，并且所述第一MOS晶体管和所述第二MOS晶体管在所述选择电路模块的输出电压信号的控制下导通或关闭。在本专利技术的一个实施例中，所述开关电路模块连接至所述高压负电平，并且在所述开关电路模块和所述高压负电平之间串联连接多个晶体二极管。在本专利技术的一个实施例中，所述开关电路为第三MOS晶体管，其栅极连接至所述偏置电路模块的输出端并且源极连接至所述多个晶体二极管，并且所述第三MOS晶体管在所述偏置电压信号的控制下导通或关闭。在本专利技术的一个实施例中，所述第三MOS晶体管为中低压MOS晶体管。在本专利技术的一个实施例中，所述控制信号生成模块包括两个时序信号输入端和一个使能端，其中当第一时序信号和第二时序信号为高电平而同时使能信号为低电平时所述控制信号为低电平；当所述第一时序信号和所述第二时序信号为低电平而同时使能信号为高电平时所述控制信号为高电平。在本专利技术的一个实施例中，所述控制信号生成模块包括与非门和或非门。另一方面，本专利技术还提供一种非易失性存储器，所述非易失性存储器包括：存储单元阵列，其包括位于字线和位线的交叉位置处的多个存储单元；其中，由所述高压电平位移电路向所述存储单元阵列的所述位线或所述字线提供操作电压。本专利技术所提供的高压电平位移电路可以在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，可以大大增强中低电压MOS晶体管的稳定性运行，并且由此降低了电路的整体功耗。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了根据现有技术的高压电平位移电路100的示意性电路图；图2示出了根据本专利技术实施例的高压电平位移电路200的示意性框图；图3示出了根据本专利技术实施例的高压电平位移电路200的示意性电路图；图4示出了根据本专利技术实施例的高电压电平位移电路200的电压示意性时序图；图5示出了根据本专利技术实施例的高电压电平位移电路200的电压仿真图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。NVM包括存储单元阵列(MemoryCellArray)、译码器和时序控制单元、灵敏放大器等。存储单元阵列具有多条字线WL和多条位线BL，以及位于字线WL和位线BL交叉处的多个存储单元MC(MemoryCell)，用于存储数据和读写数据。通过字线驱动器和位线驱动器选择特定的字线WL和位线BL，从而唯一选中字线WL和位线BL的交叉处的存储单元MC，再对其进行操作。而且，在NVM的存储单元的编程或擦除操作期间通常需要较高的偏压电压。图1示出了根据现有技术的高压电平位移电路100的示意性电路图。在NVM的存储单元的编程和擦除期间，该电路可以为NVM的字线或位线提供高电压电平。如图1所示，在现有技术的高压电平位移电路中，图1中的MOS晶体管N1通常采用高压器件来支持高压电平位移。高压MOS晶体管可以提供较高的BV或GOI，从而能够支持高压电平位移过程中产生的高电压差。通常，高压MOS晶体管可以支持10V的BV或GOI，以及支持甚至超过7.5V的电压差。然而，在IoT设备的工艺中通常只能采用低功率的中低电压器件，也就是说，图1中所示的MOS晶体管N1应该为中低电压器件。进一步，如图1所示，在电荷泵电压VNPUMP为-6V，而N1的栅极电压为电源电压1.5V时，N1的电压差将达到7V。因此，高电压电平位移期间MOS晶体管N1将长时间操作于高电压差。在MOS晶体管N1为中低电压器件的情况下，高的电压差将导致其性能不稳定，甚至导致故障。本专利技术提供一种新的高压电平位移电路，其通过时序控制等方式使得MOS晶体管N1的栅极和源极、漏极以及衬底之间的电压差减小，从而可以在采用中低压器件N1的同时提供稳定的高电平位移。图2示出了根据本专利技术实施例的高压电平位移电路200的示意性框图。根据本专利技术实施例的高压电平位移电路包括：控制信号生成模块101、电压选择模块本文档来自技高网...

【技术保护点】
一种高压电平位移电路，其特征在于所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。

【技术特征摘要】
1.一种高压电平位移电路，其特征在于所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。2.如权利要求1所述的高压电平位移电路，所述开关电路模块的输入电压信号与所述时序信号相关联。3.如权利要求1所述的高压电平位移电路，其特征在于，所述偏置电路模块包括连接在所述电压选择模块的输出端和所述开关电路模块的输入端之间的两个MOS晶体管，其中第一MOS晶体管的栅极和第二MOS晶体管的漏极分别连接至所述电路选择模块的输出端，所述第一MOS晶体管以及所述第二MOS晶体管的源极连接至所述开关电路模块的输入端，所述第一MOS晶体管以及所述第二MOS晶体管的衬底连接至高压负电平，并且所述第一MOS晶体管和所述第二MOS晶体管在所述选择电路模块的输出电压信号的控制下导通或关闭。4.如权利要求1所述的高压电平位移电路，其特征在于，所述开关电路模块连接至所述高压...

【专利技术属性】
技术研发人员：權彞振，倪昊，郑晓，殷常伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31