半导体基板及半导体板制作方法技术

本发明专利技术涉及提供一种半导体基板及芯片制作方法，其中半导体基板包括：用于制作电路的半导体层、隔离层、和预留被消减厚度的辅助层；半导体层、隔离层、辅助层依次层叠设置，辅助层的厚度大于半导体层的厚度。采用所述的半导体基板的芯片制作方法，包括：电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对辅助层进行磨削或者蚀刻，消减辅助层的厚度，使半导体基板整体的厚度减小而获得电路基板；封装过程，电路基板进行封装获得芯片。在半导体层上制作电路时，辅助层为半导体层提供辅助支撑，半导体层不易变形，可以保证半导体电路的性能；不再需要辅助层做辅助支撑时，消减辅助层的厚度，使电路基板的厚度大幅下降。

【技术实现步骤摘要】
半导体基板及半导体板制作方法
本专利技术属于电子领域，具体涉及一种半导体基板及半导体板制作方法。
技术介绍
目前，半导体电路通常用硅作为主要材料，硅的物理特性是质地较软易变性、高温易形变，常规方法是将硅的半导体层制成很厚，避免半导体层在制作电路、打孔等加工过程中变形，但是，厚的硅层一方面使整个半导体板的厚度很大，不利于打孔等工艺的进行，特别是制作成3D半导体板，更不利于打孔，另一方面，也使整个半导体板的厚度居高不下，不能制成超薄半导体板，比如可穿戴设备所需要的柔性半导体板。
技术实现思路
基于此，本专利技术在于克服现有技术的缺陷，提供一种半导体基板及半导体板制作方法，可以大幅降低半导体板的厚度，制成超薄半导体板。其技术方案如下：一种半导体基板，包括：半导体层、隔离层、和预留被消减厚度的辅助层；其中，所述半导体层、所述隔离层以及所述辅助层依次层叠设置，所述辅助层的厚度大于所述半导体层的厚度。优选地，所述隔离层的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下所述辅助层的材料被蚀刻的速度。优选地，所述辅助层为硅制成，所述隔离层为二氧化硅制成。优选地，所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。一种采用上述任一项所述的半导体基板的半导体板制作方法，包括：电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对所述半导体基板的辅助层进行磨削或者蚀刻，消减辅助层的厚度，而获得电路基板；或者，对所述半导体基板的辅助层、隔离层进行磨削或者蚀刻，除去辅助层并消减隔离层的部分厚度，而获得电路基板；封装过程，对所述电路基板进行封装获得半导体板。优选地，在封装过程中，将至少两个所述电路基板层叠设置后进行封装获得半导体板。优选地，至少两个所述电路基板层叠设置后，采用湿法蚀刻工艺制作芯片过孔，各层电路基板的电路通过芯片过孔相互电连接。优选地，在封装过程中，在所述电路基板上部分或全部覆盖树脂材料制成柔性半导体板。优选地，在降低厚度过程中，采用四甲基氢氧化铵溶液或氢氧化钾溶液对所述辅助层进行蚀刻。优选地，经过所述电路制作过程后所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。本专利技术的有益效果在于：在半导体层上制作电路时，辅助层为半导体层提供辅助支撑，使半导体层不易变形，可以保证半导体电路的性能，特别是当电路制作工程发热时，更能防止半导体层温度变化而变形；当半导体层加工完成不再需要辅助层做辅助支撑时，消减辅助层的厚度，使半导体基板的厚度大幅下降成为电路基板。隔离层用于保护半导体层，一方面，在消减辅助层厚度过程中，可以对半导体层进行防护，避免消减辅助层时误伤半导体层，另一方面，在使用半导体板或电路基板时，可以防止本身很薄的半导体层出现裂痕或断裂等损伤。进一步的，在保证电路性能的前提下，尽量减小半导体层和隔离层的厚度，可以进一步降低整个半导体板的厚度。附图说明图1为本专利技术实施例一中半导体基板的结构示意图；图2为本专利技术实施例一中电路基板的结构图一；图3为本专利技术实施例一中电路基板的结构图二；图4为本专利技术实施例一中3D电路板的结构示意图一；图5为本专利技术实施例一中3D电路板的结构示意图二；图6为本专利技术实施例二中芯片制作方法示意图一；图7为本专利技术实施例二中芯片制作方法示意图二；图8为本专利技术实施例二中芯片制作方法示意图三；图9为本专利技术实施例二中芯片制作方法示意图四；图10为本专利技术实施例二中芯片制作方法示意图五；图11为本专利技术实施例二中芯片制作方法示意图六；图12为本专利技术实施例三线路板制作方法示意图一；图13为本专利技术实施例三线路板制作方法示意图二；图14为本专利技术实施例三线路板制作方法示意图三；图15为本专利技术实施例三线路板制作方法示意图四；图16为本专利技术实施例三线路板制作方法示意图五。附图标记说明：100、芯片，101、半导体层，102、隔离层，103、辅助层，104、芯片过孔，105、连接层，106、导电部，200、半导体板，210、载体，220、第一粘贴介质，230、提取面，310、线路基板，320、各向异性导电胶，330、过孔，340、封装层，350、弯曲间隙，360、独立触脚。具体实施方式下面对本专利技术作进一步详细说明，但本专利技术的实施方式不限于此。实施例一本实施例中采用半导体基板制成半导体板。如图1所示，半导体基板包括：半导体层101、隔离层102、和预留被消减厚度的辅助层103，辅助层103的厚度大于半导体层101的厚度；其中，半导体层101、隔离层102、辅助层103依次层叠设置，辅助层103的厚度大于半导体层101的厚度。采用上述半导体基板的半导体板200制作方法包括：电路制作过程，在半导体层101上制作电路；降低厚度过程，对辅助层103进行磨削或者蚀刻，消减辅助层103的厚度，使半导体基板整体的厚度减小而获得整体厚度很小的电路基板；封装过程，对电路基板进行封装获得半导体板200。其中，半导体层101用于制作电路，作为电路基板的功能部分，例如在半导体层101上制作晶体管和互连线构成电路。在半导体层101上制作电路时，辅助层103为半导体层101提供辅助支撑，使半导体层101不易变形，可以保证半导体电路的性能；当半导体层101的加工完成不再需要辅助层103做辅助支撑时，消减辅助层103的厚度，使半导体基板的厚度大幅下降成为电路基板。隔离层102用于保护半导体层101，一方面，在降低厚度过程中，可以对半导体层101进行防护，避免消减辅助层103时误伤半导体层101，另一方面，在使用半导体板200或电路基板时，可以防止本身很薄的半导体层101出现裂痕或断裂等损伤。进一步的，在保证电路性能的前提下，尽量减小半导体层101和隔离层102的厚度，可以进一步降低整个半导体板200的厚度。降低厚度过程中，根据需要，可以将辅助层103全部去除，形成如图2所示的结构，也可以仅去除部分辅助层103，形成如图3所示的结构，还可以将辅助层103全部去除，并且去除部分隔离层102。本实施例中，半导体层101为单晶硅制成(不限于本实施例，也可以是其他半导体材料)，辅助层103为硅制成，优选为单晶硅，隔离层102为二氧化硅制成。半导体层101与辅助层103为相同材料制成，辅助层103和半导体层101具有一样的物理特性，利于保持半导体层101的加工。不限于本实施例，辅助层103也可以采用其他的材料制成，可以是含硅材料或其他。降低厚度过程中，采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103，隔离层102的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下辅助层103的材料被蚀刻的速度。当采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103以消减辅助层103厚度时，当辅助层103厚度降低为0时，四甲基氢氧化铵溶液或者氢氧化钾溶液触碰到隔离层102，由于隔离层102被蚀刻的速度小于辅助层103被蚀刻的速度，可以防止四甲基氢氧化铵溶液或者氢氧化钾溶液向半导体层101蚀刻而破坏半导体电路。对于本实施例，隔离层102(二氧化硅)被蚀刻的速度与辅助层103(硅)被蚀刻的速度相差10倍左右，当四甲基氢氧化铵溶液或者氢氧化钾溶液触碰本文档来自技高网...

【技术保护点】
一种半导体基板，其特征在于，包括：半导体层、隔离层、和预留被消减厚度的辅助层；其中，所述半导体层、所述隔离层以及所述辅助层依次层叠设置，所述辅助层的厚度大于所述半导体层的厚度。

【技术特征摘要】
1.一种半导体基板，其特征在于，包括：半导体层、隔离层、和预留被消减厚度的辅助层；其中，所述半导体层、所述隔离层以及所述辅助层依次层叠设置，所述辅助层的厚度大于所述半导体层的厚度。2.根据权利要求1所述的半导体基板，其特征在于，所述隔离层的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下所述辅助层的材料被蚀刻的速度。3.根据权利要求3所述的半导体基板，其特征在于，所述辅助层为硅制成，所述隔离层为二氧化硅制成。4.根据权利要求1至3任一项所述的半导体基板，其特征在于，所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。5.一种采用权利要求1至4任一项所述的半导体基板的半导体板制作方法，其特征在于，包括：电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对所述半导体基板的辅助层进行磨削或者蚀刻，消减辅助层的厚度，而获得电路基板；或者，对所述半导体基板的辅助层、隔离层进行...

【专利技术属性】
技术研发人员：胡川，
申请(专利权)人：胡川，
类型：发明
国别省市：浙江,33