半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部的侧壁；形成覆盖所述鳍部和隔离层的介质层；对所述介质层进行离子注入，使所述介质层为N型或P型掺杂；进行热处理，使所述介质层内的掺杂离子向鳍部内扩散，对鳍部进行掺杂。所述方法可以提高鳍部的掺杂浓度，并且避免对鳍部造成注入损伤。

Method for forming semiconductor structure

The method includes forming a semiconductor structure, providing a semiconductor substrate, a fin portion formed on the semiconductor substrate; forming an isolation layer on the surface of the semiconductor substrate, the surface of the isolation layer is lower than that of the top surface and the side wall of the cover part of the fin fin; formed covering the fin and the medium isolation layer; ion implantation on the dielectric layer, the dielectric layer is N type or P type doping; heat treatment, so that the doping ions in the medium to spread to the fin, the fin of doping. The method can increase the doping concentration of the fin and avoid injection damage to the fin.

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及半导体
，特别涉及一种半导体结构的形成方法。
技术介绍
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(FinFET)作为常规器件的替代得到了广泛的关注。所述鳍式场效应晶体管通常包括鳍部，以及横跨鳍部的栅极结构和位于栅极结构两侧的鳍部内的源漏极。现有技术在对鳍部进行掺杂时，采用离子注入方式容易对鳍部造成注入损伤且掺杂浓度分布不均匀。现有也有采用固体源掺杂工艺对鳍部进行掺杂，具体的，在鳍部表面采用沉积工艺形成掺磷氧化硅(PSG)或掺硼氧化硅(BSG)，然后通过热退火使所述PSG或BSG内的掺杂离子向鳍部内扩散。但是由于沉积工艺形成的掺磷氧化硅(PSG)或掺硼氧化硅(BSG)的掺杂浓度较低，从而使得向鳍部内扩散的掺杂离子较少，使得鳍部的掺杂浓度较低。提高退火温度可以提高向鳍部内扩散的掺杂离子数量，但是若温度过高则容易对衬底上的其他半导体器件造成不良影响。所以，亟需一种能够提高鳍部掺杂浓度的方法。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，提高对鳍部的掺杂浓度。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部的侧壁；形成覆盖所述鳍部和隔离层的介质层；对所述介质层进行离子注入，使所述介质层为N型或P型掺杂；进行热处理，使所述介质层内的掺杂离子向鳍部内扩散，对鳍部进行掺杂。可选的，还包括：在对所述介质层进行离子注入之后、进行热处理之前，在所述介质层表面形成盖层。可选的，所述离子注入采用的注入能量小于10keV。可选的，还包括：在对所述介质层进行离子注入之前，在所述介质层表面形成盖层。可选的，所述离子注入采用的注入能量小于15keV。可选的，所述盖层的厚度为10nm～20nm。可选的，所述盖层的材料为氧化硅、氮化硅或氮氧化硅。可选的，所述介质层的厚度为2nm～10nm。可选的，所述介质层的材料为氧化硅。可选的，所述介质层内具有N型或P型掺杂离子。可选的，所述介质层的材料为掺磷氧化硅或掺硼氧化硅。可选的，所述介质层在离子注入之前的掺杂浓度为1E21atom/cm3～1E22atom/cm3。可选的，所述离子注入的离子类型与介质层内的掺杂离子类型相同。可选的，所述介质层在离子注入之后的掺杂浓度为2E22atom/cm3～1E23atom/cm3。可选的，所述离子注入采用两次对称的倾斜注入方式进行，所述倾斜注入的倾斜角度为30度以下。可选的，所述热处理的方法包括：快速热退火、炉管退火或尖峰退火工艺。可选的，所述热处理的温度为500℃～1200℃，时间为30min～1h。可选的，在形成所述介质层之前，在所述鳍部表面形成氧化层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案在鳍部表面形成介质层，然后对介质层进行离子注入，然后进行热处理，使所述介质层内的掺杂离子向鳍部内扩散对鳍部进行掺杂。由于对所述介质层进行离子注入，从而可以避免对鳍部造成注入损伤。并且，提高介质层内的掺杂离子浓度就可以提高热处理后鳍部的掺杂浓度。进一步，在进行热处理之前，在介质层表面形成盖层。所述盖层可以防止介质层内的掺杂离子向介质层表面扩散逸出而导致扩散至鳍部内的掺杂离子数量减少，在热处理之后，鳍部内的掺杂离子具有较高的掺杂浓度。进一步，所述离子注入采用两次对称的倾斜注入方式进行，所述倾斜注入的倾斜角度为30度以下。可以避免离子注入的阴影效应，对位于鳍部两侧侧壁上的介质层均受到离子注入。附图说明图1至图6是本专利技术的半导体结构的形成过程的结构示意图。具体实施方式如
技术介绍
中所述，现有技术采用离子注入工艺对鳍部进行离子掺杂时，容易对鳍部造成损伤，并且，无法对鳍部形成高浓度的掺杂。本专利技术的实施例中，在鳍部表面形成介质层之后，对介质层进行离子注入，然后通过热处理，使介质层内的掺杂离子扩散进入鳍部内，对鳍部进行离子掺杂，避免对鳍部造成注入损伤。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有鳍部101，在所述半导体衬底100表面形成隔离层200，所述隔离层200的表面低于鳍部101的顶部表面且覆盖部分鳍部101的侧壁。所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本专利技术的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。所述半导体衬底100表面还具有鳍部101。可以直接刻蚀平面的半导体衬底，形成所述鳍部101，或者在所述半导体衬底100表面形成半导体外延层之后，刻蚀所述半导体外延层形成所述鳍部101。所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部之间的隔离结构，以及鳍式场效应晶体管的栅极结构与半导体衬底100之间的隔离结构。形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离介质材料，所述隔离介质材料覆盖鳍部101；对所述隔离介质材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与鳍部101顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于鳍部101的顶部表面，暴露出鳍部101的顶面和部分侧壁。请参考图2，形成覆盖所述鳍部101和隔离层200的介质层201。在本实施例中，所述鳍部101表面形成有氧化层102，所述氧化层102可以为所述鳍部101暴露在空气中形成的自然氧化层，也可以是形成隔离层200之前在鳍部101表面形成的衬垫氧化层。在本专利技术的其他实施例中，可以直接在所述鳍部101表面形成所述介质层201。可以采用化学气相沉积工艺形成所述介质层201，所述介质层201的材料可以是氧化硅。所述介质层201的材料内可以具有N型或者P型掺杂离子，在形成介质层201的过程中，在沉积气体中加入具有N型或P型离子的掺杂气体以形成所述具有N型或P型掺杂离子的介质层201。本实施例中，所述介质层201的材料可以是掺磷氧化硅，在本专利技术的其他实施例中，所述介质层201的材料为掺硼氧化硅。所述介质层201内的掺杂离子类型与对鳍部101所需掺杂的离子类型一致。由于采用化学气相沉积工艺形成所述介质层201，受到沉积工艺中气体压强、温度等参数的影响，所述介质层201内的掺杂离子浓度具有上限，本实施例中，所述介质层201的掺杂浓度为1E21atom/cm3～1E22atom/cm3。所述介质层201的厚度如果太小，后续对所述介质层201进行离子注入的过程中，离本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部的侧壁；形成覆盖所述鳍部和隔离层的介质层；对所述介质层进行离子注入，使所述介质层为N型或P型掺杂；进行热处理，使所述介质层内的掺杂离子向鳍部内扩散，对鳍部进行掺杂。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有鳍部；在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部的侧壁；形成覆盖所述鳍部和隔离层的介质层；对所述介质层进行离子注入，使所述介质层为N型或P型掺杂；进行热处理，使所述介质层内的掺杂离子向鳍部内扩散，对鳍部进行掺杂。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述介质层进行离子注入之后、进行热处理之前，在所述介质层表面形成盖层。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述离子注入采用的注入能量小于10keV。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述介质层进行离子注入之前，在所述介质层表面形成盖层。5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述离子注入采用的注入能量小于15keV。6.根据权利要求2或4所述的半导体结构的形成方法，其特征在于，所述盖层的厚度为10nm～20nm。7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述盖层的材料为氧化硅、氮化硅或氮氧化硅。8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的厚度为2nm～10nm。9.根据权利要求1所述的半导体结构的形成方法，其特征在...

【专利技术属性】
技术研发人员：谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31