半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括：形成半导体基底，包括衬底和凸出于衬底的鳍部；在鳍部表面形成栅极结构；形成保形覆盖半导体基底表面的保护层，所述保护层还覆盖栅极结构的侧壁；在保护层表面形成介质层，所述介质层与栅极结构齐平；形成贯穿介质层和保护层并暴露出鳍部表面的接触孔，形成接触孔的过程中，介质层的去除速率大于保护层的去除速率；在接触孔中形成接触孔插塞。本发明专利技术通过在栅极结构的侧壁表面形成保护层，形成接触孔的过程中，介质层的去除速率大于保护层的去除速率，可以避免形成接触孔的工艺损耗过多的保护层，从而避免使所述接触孔尺寸增大甚至暴露出所述栅极结构的问题，进而避免接触孔插塞与栅极结构发生短路。

Semiconductor structure and method of forming the same

A semiconductor structure and forming method thereof, the method includes: forming a semiconductor substrate includes a substrate and a substrate protruding from the fin portion is formed on the fin surface; grid structure; forming a protective layer covering the conformal surface of the semiconductor substrate, the side wall of the protective layer covers the gate structure; the protective layer formed on the surface of the medium layer, the dielectric layer and the grid structure level; formed through a dielectric layer and a protection layer and a contact hole exposing the fin surface, forming a contact hole, the removal rate is greater than the dielectric layer protection layer removal rate; forming a contact hole plug in the contact hole. The present invention by forming a protective layer on the side wall surface of the grid structure, the process of forming a contact hole, the removal rate of dielectric layer is greater than the removal rate of the protective layer, can avoid the formation of protective layer process loss of contact hole too much, so as to avoid the contact hole size increases or even exposing the gate structure the problem, in order to avoid the contact hole plug and the gate structure of short circuit.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。但是，现有技术形成的半导体器件的电学性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；在所述鳍部表面形成栅极结构；形成保形覆盖所述半导体基底表面的保护层，所述保护层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；在所述保护层表面形成介质层，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；在所述介质层内形成接触孔，所述接触孔贯穿所述介质层和保护层并暴露出所述鳍部表面，形成所述接触孔的过程中，所述介质层的去除速率大于所述保护层的去除速率；在所述接触孔中形成接触孔插塞。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底和凸出于所述衬底的鳍部；在所述鳍部表面形成栅极结构；形成保形覆盖所述半导体基底表面的保护层，所述保护层还覆盖所述栅极结构的侧壁表面、顶部表面以及鳍部表面；在所述保护层表面形成介质层，所述介质层与所述栅极结构齐平并露出所述栅极结构的顶部表面；在所述介质层内形成接触孔，所述接触孔贯穿所述介质层和保护层并暴露出所述鳍部表面，形成所述接触孔的过程中，所述介质层的去除速率大于所述保护层的去除速率；在所述接触孔中形成接触孔插塞。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅，所述保护层的材料为氮氧化硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为第一氧化硅，所述保护层的材料为第二氧化硅，所述第二氧化硅的致密度大于所述第一氧化硅的致密度。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为至5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺为原子层沉积工艺。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含氧、硅或氮的前驱体，工艺温度为0摄氏度至400摄氏度，压强为2mTorr托至20Torr，前驱体的气体流量为2sccm至5000sccm，沉积次数为2次至200次。7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介质层的工艺为高纵宽比沉积工艺或流动性化学气相沉积工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述接触孔的步骤包括：在所述部分介质层顶部形成图形层，所述图形层还覆盖所述栅极结构顶部和保护层顶部，露出所述栅极结构之间的介质层表面；以所述图形层为掩膜，依次刻蚀所述介质层和保护层，直至露出所述鳍部表面，形成接触孔；去除所述图形层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述介质层内形成接触孔的工艺为等离子体干法刻蚀工艺。10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述接触孔后，还包括：对所述半导体基底进行清洗工艺。11.如权利要求1所述的半导体结构的形成方法，...

【专利技术属性】
技术研发人员：张城龙，何其暘，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31