半导体设备及其制造方法技术

为了提供一种能够改善信息的读出精度的配置有反熔丝存储单元的半导体设备。本发明专利技术提供一种半导体设备，其中，N沟道型的存储晶体管、选择核心晶体管和选择体晶体管分别以串联的方式电连接。存储晶体管和选择核心晶体管形成在SOI衬底的硅层中，并且，选择体晶体管形成在半导体衬底中。字线连接于存储晶体管的存储栅电极，并且，位线连接于选择体晶体管。在向位线施加与从字线施加到存储栅电极的电压极性相反的反电压的同时，执行写入操作。

Semiconductor device and manufacturing method thereof

To provide a semiconductor device with an offset memory cell configured to improve the readout accuracy of an information. The present invention provides a semiconductor device in which the N channel type memory transistor, the select core transistor and the selected body transistor are electrically connected in series. The storage transistor and the select core transistor are formed in the silicon layer of the SOI substrate, and the selector transistor is formed in the semiconductor substrate. The word line is connected to the memory gate electrode of the storage transistor, and the bit line is connected to the selector transistor. The write operation is performed while the bit line is applied with an inverted voltage opposite to the polarity of the voltage applied to the memory gate electrode from the word line.

【技术实现步骤摘要】
半导体设备及其制造方法相关申请的交叉引用通过引用将2016年3月8日提交的第2016-044528号日本专利申请所公布的包括说明书、附图、以及摘要的全部内容并入本文。
本专利技术涉及半导体设备及其制造方法，并且适用于例如配置有反熔丝(anti-fuse)存储单元。
技术介绍
至今为止，作为配置于半导体设备中的存储单元，已知有非易失性存储单元。作为这样的非易失性存储单元中的一种，已知有能够仅写入一次并且使用熔丝的非易失性存储单元。基于MOS(金属氧化物半导体)晶体管形态的存储晶体管被用作熔丝。该存储单元被称为反熔丝存储单元。作为公开这样的半导体设备的专利文献中的一种，已知有例如专利文献1。在所述半导体设备中，通过存储晶体管、第一选择晶体管、以及第二选择晶体管配置一个存储单元。以串联的方式电连接所述存储晶体管、第一选择晶体管、以及第二选择晶体管。字线电连接于所述存储晶体管的存储栅电极。位线电连接于所述第二选择晶体管。通过从所述字线向所述存储栅电极施加指定电压并电介质击穿(dielectric-breaking)栅绝缘膜来执行信息的写入操作。另一方面，通过检测出从所述存储栅电极经击穿位置(本文档来自技高网...

【技术保护点】
一种半导体设备，包括：衬底，具有半导体衬底和在所述半导体衬底上方形成的半导体层，其中，在所述半导体衬底和所述半导体层之间插入有埋藏式绝缘膜；第一元件形成区域，限定在所述衬底中的所述半导体层中；第二元件形成区域，限定在所述衬底中；第一导电型沟道的存储晶体管，形成在所述第一元件形成区域中，并且，包括位于所述半导体层上方的存储栅电极，其中，在所述半导体层和所述存储栅电极之间插入有存储栅绝缘膜；第一导电型沟道的第一选择晶体管，形成在所述第一元件形成区域中；第一导电型沟道的第二选择晶体管，形成在所述第二元件形成区域中；字线，电连接于所述存储栅电极；以及位线，电连接于所述第二选择晶体管，其中，所述存储晶体...

【技术特征摘要】
2016.03.08 JP 2016-0445281.一种半导体设备，包括：衬底，具有半导体衬底和在所述半导体衬底上方形成的半导体层，其中，在所述半导体衬底和所述半导体层之间插入有埋藏式绝缘膜；第一元件形成区域，限定在所述衬底中的所述半导体层中；第二元件形成区域，限定在所述衬底中；第一导电型沟道的存储晶体管，形成在所述第一元件形成区域中，并且，包括位于所述半导体层上方的存储栅电极，其中，在所述半导体层和所述存储栅电极之间插入有存储栅绝缘膜；第一导电型沟道的第一选择晶体管，形成在所述第一元件形成区域中；第一导电型沟道的第二选择晶体管，形成在所述第二元件形成区域中；字线，电连接于所述存储栅电极；以及位线，电连接于所述第二选择晶体管，其中，所述存储晶体管、所述第一选择晶体管以及所述第二选择晶体管以串联的方式电连接，其中，所述第一选择晶体管和所述第二选择晶体管分别进入导通状态，以向所述字线施加第一电压并因此电介质击穿所述存储栅绝缘膜，以执行信息的写入操作，其中，所述第一选择晶体管和所述第二选择晶体管分别进入导通状态，以向所述字线施加第二电压，并因此检测从所述存储栅电极经由所述第一选择晶体管和所述第二选择晶体管流向所述位线的电流，以执行信息的读出操作，以及其中，在向所述位线施加与施加到所述存储栅电极的所述第一电压的极性相反的反电压的同时，执行所述写入操作。2.如权利要求1所述的半导体设备，其中，所述存储晶体管包括形成在所述半导体层中的第一导电型的存储延伸区域，以及其中，在位于所述存储栅电极正下方的半导体层中形成第一导电型的杂质区域，以接触所述存储延伸区域。3.如权利要求1所述的半导体设备，其中，所述第一选择晶体管包括在所述半导体层上方形成的第一选择栅电极，其中，在所述半导体层和所述第一选择栅电极之间插入有第一选择栅绝缘膜，以及其中，所述第一选择栅电极为第二导电型。4.如权利要求1所述的半导体设备，其中，所述存储晶体管包括形成在所述半导体层中的第一导电型的存储延伸区域，以及其中，从俯视观察，所述存储延伸区域被配置成不与所述存储栅电极重叠。5.如权利要求1所述的半导体设备，其中，所述第二元件形成区域限定在所述半导体衬底中。6.如权利要求1所述的半导体设备，其中，所述第一元件形成区域的半导体层包括升高部分。7.用于制造半导体设备的方法，包括以下步骤：提供衬底，所述衬底具有半导体衬底和在所述半导体衬底上方形成的半导体层，其中，在所述半导体衬底和所述半导体层之间插入有埋藏式绝缘膜；在所述衬底中的所述半导体层中限定第一元件形成区域；在所述衬底中限定第二元件形成区域；形成半导体元件，形成半导体元件的步骤包括以下步骤：在所述第一元件形成区域中形成第一导电型沟道的存储晶体管和第一导电型沟道的第一选择晶体管，并且，在所述第二元件形成区域中形成第一导电型沟道的第二选择晶体管；以及，将所述存储晶体管、所述第一选择晶体管和所述第二选择晶体管以串联的方式电连接，将字线连接于所述存储晶体管，以及，将位线连接于所述第二选择晶体管；其中，在形成所述半导体元件的步骤中形成所述存储晶体管的步骤包括以下步骤：在所述半导体层的上方形成存储栅电极，其中，在所述半导体层和所述存储栅电极之间插入有存储栅绝缘膜，在位于设置所述存储栅电极的区域的所述半导体层中形成第一导电型的杂质区域，在所述半导体层中形成第一导电型的存储延伸区域，以接触所述杂质区域，以及在所述半导体层中形成第一导电型的存储源极-漏极区域，以接触所述存储延伸区域。8.如权利要求7所述的方法，其中，形成所述存储晶体管...

【专利技术属性】
技术研发人员：前川径一，蒲原史朗，山县保司，山本芳树，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP