利用能够执行NVM及DRAM功能的存储器储存信息的方法及设备技术

一种能够使用晶载动态随机存储器(“DRAM”)与非易失存储器(“NVM”)储存数据的存储设备。一方面，该存储设备包括：NVM单元、字线(WLs)、单元信道、及DRAM模式选择。该NVM单元能够持续地保留信息；以及该WLs被配置用于选择NVM单元中的一个为待被存取的。在一个具体实施方式中，单元信道被配置用于使NVM单元相互连接以形成NVM串。DRAM模式选择被激活时，DRAM模式选择能够临时地将数据储存在单元信道中。

【技术实现步骤摘要】
【国外来华专利技术】利用能够执行NVM及DRAM功能的存储器储存信息的方法及设备本申请要求：基于2014年9月24日提出的专利技术名称为“D-NAND：结合DRAM与NAND的新型存储单元及阵列”的美国临时专利申请序列号：62/054,391的优先权，该申请为在2015年9月4日提出的专利技术名称为“利用多页编程写入非易失性存储器的方法及设备”的共同申请的美国专利申请序列号为14/846,673的部分继续申请(CIP)，所有这些全部结合在此，作为参考。
本专利技术示例性实施方式涉及半导体与集成电路领域。更具体地，本专利技术示例性实施方式涉及存储与储存设备。
技术介绍
数字处理系统通常包括用于数据储存的存储设备。例如，该存储设备大致被分类为易失性和/或非易失性存储设备。易失性存储设备包括随机存取存储器(“RAM”)、静态随机存取存储器(“SRAM”)、及/或动态随机存取存储器。非易失性存储设备(“NVM”)可以是NAND闪存、NOR闪存、相变存储器、电可擦除可编程只读存储器(“EEPROM”)、以及硅-氧化物-氮化物-氧化物-硅(“SONOS”)存储器等等。NVM，诸如以NAND或NOR为主的闪存，其被广泛地使用于现今的计算机世界中，并且其独特的单元结构提供了小的、高密度及低写入电流储存设备。NVM，诸如以NAND为主的闪存已经成为用于诸如存储卡、USB快闪驱动器及固态硬盘的各种设备及系统的主要持续储存内存。闪存的一些示例性的应用包括：个人计算机、PDAs、数字音频播放器、数码相机、手机、合成器、视频游戏、科学仪器、工业机器人及医疗电器。随着技术的改进，诸如NAND闪存的NVM技术已经达到16纳米(“nm”)，并且其单芯片密度能够达到128千兆位(“Gb”)储存容量。然而，与NAND闪存相关的缺点是读取及/或写入操作慢。例如，通常的读取操作可能要花费25纳秒(“s”)、并且擦除操作可能会花费两(2)毫秒(“ms”)。页写入操作可能会花费高达300s来完成。这种慢操作能对整个系统性能造成负面影响。DRAM通常提供相对快速的读取和/或写入操作。然而，DRAM是易失性存储器，其中，当该电力下降时，储存的数据会消失。而且，DRAM单元尺寸通常大于NAND单元尺寸，从而其总体上成本较高且密度较低。对于常用的计算系统，诸如以NAND为主的闪存的NVM用于主储存器，而同时DRAM用于工作存储。例如，储存在NVM中的数据可以被加载到DRAM中，用于处理与执行，并且当该任务完成时，随后即将结果写回到NVM。由于DRAM的密度总体上低于诸如NAND闪存的NVM的密度，因而由于不同的处理，NAND与DRAM通常制造在分开的芯片或晶片中。然而，两芯片解决方案不仅增加芯片数量、占用空间、系统成本，而且也由于在两个芯片之间传送数据而降低了系统性能。
技术实现思路
本专利技术的一个实施方式公开了一种存储设备，其能够利用晶载动态随机存取存储器(“DRAM”)及非易失性存储器(“NVM”)来储存数据。根据一个方面，该存储设备包括：NVM单元、字线(“WLs”)、单元信道以及DRAM模式选择。该NVM单元能够持续地保留信息，以及该WLs被配置用于选择NVM单元中的一个为待被存取的。在一个实施方式中，该单元信道被配置用于：使NVM单元相互连接，以形成NVM串。当DRAM模式选择激活时，DRAM模式选择能够临时地将数据储存于该单元信道中。本专利技术的其它特征及益处将从下面阐述的详细说明、附图及权利要求中变得清晰。附图说明可从以下给出的详细说明及所附的本专利技术各种实施方式的附图更全面地理解本专利技术的示例性实施方式，然而，其不应当被用来将本专利技术限定到这些特定的实施方式，它们只是用于说明和理解。图1是方块图，示意出了根据本专利技术的一个实施方式的具有能够执行NVM与DRAM两项功能的存储设备的计算系统。图2-3示意出根据本专利技术的一个实施方式的包含有能够执行DRAM功能的NVM串的存储设备；图4A-B及5A-B是示意出根据本专利技术的一个实施方式的DNAND存储设备的电路布局的图；图6A-C示意出根据本专利技术的一个实施方式的执行DRAM与NVM功能的DNAND替代性配置；图7A-D是方块图，示意出根据本专利技术的一个实施方式的DNAND的替代性物理布局；图8A-E及9A-C是示意图，示意出根据本专利技术的一个实施方式的替代性DNAND；图10A-B以及11-15是示意图，示意出根据本专利技术的一个实施方式的DNAND的操作及组态；图16A-B与17A-D是示意图，示意出根据本专利技术的一个实施方式的二维(“2D”)或三维(“3D”)DNAND；图18A-B与19A-C是示意图，示意出根据本专利技术的一个实施方式的具有多个NAND串的示例性DNAND组态；以及图20是流程图，示意出根据本专利技术的一个实施方式的能够临时储存数据在NVM串中的DNAND操作。具体实施方式此处描述本专利技术的示例性实施方式，其上下文包括用于利用晶载非易失性存储器(“NVM”)与动态随机存取存储器(“DRAM”)改进存储器储存效率的方法、设备及装置。本领域普通技术人员将认识到：本专利技术的以下详细说明仅示例性的，并不意在以任何形式限制。受益于本公开的本领域普通技术人员将容易得到本专利技术的其它实施方式的启示。现在将参照附图详细说明附图中所示意的本专利技术的示例性实施方式。在所有的附图中及以下的详细说明中，相同的附图标记(或数字)被用于表示相同或类似的部件。根据本专利技术的实施方式，本文中所描述的部件、处理步骤及/或数据结构可以使用各种类型操作系统、计算平台、计算机程序及/或常用的机器来实施。当包括一系列处理步骤的方法由计算机或机器来实施、以及那些处理步骤能够被储存为可被机器读取的一系列指令的情况下，它们就能够被储存于有形媒介上，诸如计算机存储设备(例如，ROM(只读存储器)、PROM(可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪存、跳跃驱动器等等)、磁储存媒体(例如，磁带、磁盘驱动器等等)、光储存媒体(例如，CD-ROM、DVD-ROM、纸卡及纸带等等)、以及其它已知类型的程序存储器。本领域普通技术人员将认识到：此处所描述的装置可被形成于传统的半导体基板上，或者它们可容易地被形成为基板之上的薄膜晶体管(TFT)、或者在硅绝缘体(SOI)中，诸如玻璃(SOG)、蓝宝石(SOS)、或者在本领域普通技术人员已知的其它基材上。这些本领域普通技术人员也将认识到：围绕如上所描述的这些的一系列掺杂浓度的也有效。实质上，能够形成pFETs及nFETs的任何处理也将有效。被掺杂的区域可以是扩散的，或者它们也可以被植入。术语“系统”此处一般是被用来描述任何数量的部件、组件、子系统、设备、封包交换件、封包交换机、路由器、网络、计算机及/或通讯设备或机构、或者它们的部件的组合。术语“计算机”在本文中一般被用来描述任何数量的计算机，包括但不限于，个人电脑、嵌入式处理器和系统、控制逻辑、ASICs、芯片、工作站、主机等。术语“设备”在此处一般是用来描述任何形式的机构，包括计算机或系统或它们的部件。术语“任务”和“处理”在此处一般是用来描述任何形式的执行程序，包括但不限于，计算机处理、任务、线程、执行应用、操作系统、用户处理、装置驱动器、本机代码、机器或其它语言等等：并且可以本文档来自技高网...

【技术保护点】
一种能够储存信息的存储设备，包括：多个第一非易失性存储(“NVM”)单元，其能够持续地保留信息；多个第一字线(“WLs”)，其耦接至所述多个NVM单元并且被配置用于选择所述多个第一NVM单元中的一个为待被存取的；第一单元信道，其耦接至所述多个NVM单元并且被配置用于使所述多个NVM单元相互连接，以形成第一NVM串；以及第一动态随机存取存储(“DRAM”)模式选择，其耦接至所述第一NVM串并且被配置用于：当所述第一DRAM模式选择被激活时，临时地将数据储存于所述第一单元信道中。

【技术特征摘要】
【国外来华专利技术】2014.09.24 US 62/054,391;2015.09.04 US 14/846,6731.一种能够储存信息的存储设备，包括：多个第一非易失性存储(“NVM”)单元，其能够持续地保留信息；多个第一字线(“WLs”)，其耦接至所述多个NVM单元并且被配置用于选择所述多个第一NVM单元中的一个为待被存取的；第一单元信道，其耦接至所述多个NVM单元并且被配置用于使所述多个NVM单元相互连接，以形成第一NVM串；以及第一动态随机存取存储(“DRAM”)模式选择，其耦接至所述第一NVM串并且被配置用于：当所述第一DRAM模式选择被激活时，临时地将数据储存于所述第一单元信道中。2.如权利要求1所述的存储设备，进一步包括：第一NVM模式选择，其耦接至所述第一NVM串并且被配置用于：当所述第一NVM模式选择被激活时，持续地将数据储存于所述多个NVM单元中的一个内。3.如权利要求2所述的存储设备，进一步包括：第一位线(“BL”)，其耦接于所述第一NVM串并且被配置用于提供位信息。4.如权利要求3所述的存储设备，进一步包括：第一汲极选择闸极(“DSG”)，其耦接于所述第一NVM串并且被配置用于连接至所述第一BL；以及源极选择闸极(“SSG”)，其耦接于所述第一NVM串并且被配置用于连接至源极线(“SL”)。5.如权利要求2所述的存储设备，其中，所述第一DRAM模式选择及所述第一NVM模式选择通过单一控制信号控制。6.如权利要求1所述的存储设备，其中，所述多个第一NVM单元包括至少一个NAND非易失性存储单元。7.如权利要求6所述的存储设备，其中，所述NAND非易失性存储单元被配置用于：在正常作业情形及紧急电力损耗情形中的一个情形期间储存数据。8.如权利要求1所述的存储设备，其中，所述多个第一WLs被施加通过电压，所述通过电压高于截止单元电压。9.如权利要求7所述的存储设备，其中，所述多个第一NVM单元通过所述第一单元信道串联地相互连接。10.如权利要求1所述的存储设备，进一步包括：多个第二NVM单元，其能够持续地保留信息；多个第二WLs，其耦接于所述多个NVM单元并且被配置用于：选择所述多个第二NVM单元中的一个为待被存取的；第二单元信道，其耦接于所述多个NVM单元并且被配置用于使所述多个NVM单元相互连接，以形成第二NVM串；以及第二DRAM模式选择，其耦接于所述第二NVM串并且被配置用于：当所述第二DRAM模式选择激活时，临时地将数据储存在所述第二单元信道中。11.如权利要求1所述的存储设备，其中，所述多个第一NVM单元包括至少一个硅-氧化物-氮化物-氧化物-硅(“SONOS”)非易失性存储单元。12.一种用于将信息储存在存储器阵列中的方法，包括：发出动态随机存取存储(“DRAM”...

【专利技术属性】
技术研发人员：许富菖，
申请(专利权)人：NEO半导体公司，
类型：发明
国别省市：美国,US