用于使用感测电路执行逻辑操作的设备及方法技术

本发明专利技术包含与使用感测电路执行逻辑操作有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路可包含：感测放大器，其耦合到一对互补感测线；及计算组件，其经由耦合到逻辑操作选择逻辑的通过门而耦合到所述感测放大器。所述逻辑操作选择逻辑可经配置以基于选定逻辑操作而控制通过门。

【技术实现步骤摘要】
【国外来华专利技术】用于使用感测电路执行逻辑操作的设备及方法
本专利技术大体来说涉及半导体存储器及方法，且更特定来说，涉及与使用感测电路执行逻辑操作有关的设备及方法。
技术介绍
存储器装置通常经提供作为计算机或其它电子系统中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它存储器。非易失性存储器可通过在不被供电时保持所存储数据而提供永久性数据且可包含NAND快闪存储器、NOR快闪存储器以及电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)，以及磁阻式随机存取存储器(MRAM)，例如自旋扭矩转移随机存取存储器(STTRAM))以及其它存储器。电子系统通常包含若干个处理资源(例如，一或多个处理器)，其可检索并执行指令，且将经执行指令的结果存储到适合位置。处理器可包括若干个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块，举例来说，所述功能单元可用以通过对数据(例如，一或多个操作数)执行逻辑操作(例如AND、OR、NOT、NAND、NOR及XOR)以及反相(例如，求反)逻辑操作而执行指令。举例来说，功能单元电路可用以经由若干个逻辑操作而对操作数执行算术操作，例如加法、减法、乘法及/或除法。可在将指令提供给功能单元电路以用于执行中涉及电子系统中的若干个组件。所述指令可(例如)由处理资源(例如控制器及/或主机处理器)产生。数据(例如，将对其执行指令的操作数)可存储于可由功能单元电路存取的存储器阵列中。可从存储器阵列检索指令及/或数据，并在功能单元电路开始对数据执行指令之前对所述指令及/或数据进行定序及/或缓冲。此外，由于可在一个或多个时钟循环中通过功能单元电路执行不同类型的操作，因此还可对指令及/或数据的中间结果进行定序及/或缓冲。在许多例子中，处理资源(例如，处理器及/或相关联功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行一组指令。可在其中可实施在存储器内部及/或附近(例如，直接与存储器阵列位于同一芯片上)的处理器的存储器中处理器(PIM)装置中改进处理性能，此可在处理中节约时间及功率。附图说明图1是根据本专利技术的若干个实施例的呈包含存储器装置的计算系统的形式的设备的框图。图2是图解说明根据本专利技术的若干个实施例的感测电路的示意图。图3是图解说明根据本专利技术的若干个实施例的具有具移位能力的计算组件的感测电路的示意图。图4A是图解说明根据本专利技术的若干个实施例的具有具移位能力的计算组件的感测电路的示意图。图4B是图解说明根据本专利技术的若干个实施例的图4A中展示的感测电路的操作的时序图。图5是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图6是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图7是图解说明根据本专利技术的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表，其具有在启用感测放大器之后在计算组件中的逻辑操作结果。图8是图解说明根据本专利技术的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表，其具有在启用感测放大器之后在感测放大器中的逻辑操作结果。图9是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图10是图解说明根据本专利技术的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表。图11是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图12是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图13是图解说明根据本专利技术的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表。图14是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图15是图解说明根据本专利技术的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图16图解说明根据本专利技术的若干个实施例的与使用感测电路执行逻辑操作及移位操作相关联的时序图。图17图解说明根据本专利技术的若干个实施例的与使用感测电路执行逻辑操作及移位操作相关联的时序图。图18图解说明根据本专利技术的若干个实施例的与使用感测电路执行逻辑OR操作相关联的时序图。具体实施方式本专利技术包含与使用感测电路执行逻辑操作有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路可包含：感测放大器，其耦合到一对互补感测线；及计算组件，其经由耦合到逻辑操作选择逻辑的通过门而耦合到所述感测放大器。所述逻辑操作选择逻辑可经配置以基于选定逻辑操作而控制通过门。根据本专利技术的各种实施例，感测电路经配置以实施多个可选择逻辑操作(包含XOR及XNOR逻辑操作)中的一者。选定逻辑操作的结果基于存储于感测放大器中的第一数据值以及存储于计算组件(例如，累加器、移位电路)中的第二数据值。选定逻辑操作的结果针对一些选定逻辑操作首先存储于感测放大器中，且针对一些选定逻辑操作首先存储于计算组件中。可实施一些选定逻辑操作以便使结果存储于感测放大器或计算组件中。如下文进一步描述，在若干个实施例中，逻辑操作的结果首先是存储于感测放大器中还是计算组件中可取决于对应于将执行的选定逻辑操作的逻辑选择控制信号何时被提供给感测电路的逻辑选择逻辑(例如，是在激发感测放大器之前还是之后激发逻辑选择控制信号)。根据一些实施例，逻辑操作选择逻辑经配置以基于存储于计算组件中的数据值及选定逻辑操作而控制通过门(例如，控制通过门的连续性)。控制门(例如，晶体管)的连续性可在本文中用以指控制是否使门导通(例如，晶体管的沟道是处于导通状态还是不导通状态)。与例如先前PIM系统及具有外部处理器(例如，位于存储器阵列外部(例如在单独集成电路芯片上)的处理资源)的系统等先前系统相比，本专利技术的若干个实施例可与执行计算函数相关联地提供经改进并行性及/或经减少功率消耗。例如，若干个实施例可实现在无需例如经由总线(例如，数据总线、地址总线、控制总线)将数据传送出存储器阵列及感测电路的情况下执行完全完整计算函数，例如整数加法、减法、乘法、除法及CAM(内容可寻址存储器)函数。此类计算函数可涉及执行若干个逻辑操作(例如，逻辑函数，例如AND、OR、NOT、NOR、NAND、XOR等)。然而，实施例并不限于这些实例。例如，执行逻辑操作可包含执行若干个非布尔(Boolean)逻辑操作，例如感测放大器设定、感测放大器清除、复制、比较、破坏等。在先前方法中，可将数据从阵列及感测电路(例如，经由包括输入/输出(I/O)线的总线)传送到处理资源(例如，处理器、微处理器及/或计算引擎)，所述处理资源可包括ALU电路及/或经配置以执行适当逻辑操作的其它功能单元电路。然而，将数据从存储器阵列及感测电路传送到此(些)处理资源可涉及显著功率消耗。即使处理资源与存储器阵列位于同一芯片上，仍可在将数据从阵列移出到计算电路中消耗本文档来自技高网...

【技术保护点】
一种设备，其包括：存储器单元阵列；及感测电路，其耦合到所述阵列且包括：感测放大器，其耦合到一对互补感测线；及计算组件，其经由耦合到逻辑操作选择逻辑的通过门而耦合到所述感测放大器，且其中所述逻辑操作选择逻辑经配置以基于选定逻辑操作而控制通过门。

【技术特征摘要】
【国外来华专利技术】2014.10.29 US 62/069,944;2015.10.23 US 14/921,5091.一种设备，其包括：存储器单元阵列；及感测电路，其耦合到所述阵列且包括：感测放大器，其耦合到一对互补感测线；及计算组件，其经由耦合到逻辑操作选择逻辑的通过门而耦合到所述感测放大器，且其中所述逻辑操作选择逻辑经配置以基于选定逻辑操作而控制通过门。2.根据权利要求1所述的设备，其中所述逻辑操作选择逻辑经配置以基于以下各项而控制通过门：所述选定逻辑操作；及存储于所述计算组件及所述感测放大器中的至少一者中的数据值。3.根据权利要求1所述的设备，其中所述感测电路经配置以响应于对应于所述选定逻辑操作的控制信号在启用所述感测放大器之后被提供到所述逻辑操作选择逻辑而首先将所述选定逻辑操作的结果存储于所述计算组件中。4.根据权利要求1所述的设备，其中所述感测电路经配置以响应于对应于所述选定逻辑操作的控制信号在启用所述感测放大器之前被提供到所述逻辑操作选择逻辑而首先将所述选定逻辑操作的结果存储于所述感测放大器中。5.根据权利要求1所述的设备，其中所述感测电路经配置以基于存储于所述感测放大器中的第一数据值及存储于所述计算组件中的第二数据值而实施XOR作为所述选定逻辑操作。6.根据权利要求1所述的设备，其中所述感测电路经配置以基于存储于所述感测放大器中的第一数据值及存储于所述计算组件中的第二数据值而实施XNOR作为所述选定逻辑操作。7.根据权利要求1所述的设备，其中所述感测电路经配置以在不经由输入/输出I/O线传送数据的情况下执行所述逻辑操作。8.一种设备，其包括：存储器单元阵列；及感测电路，其耦合到所述阵列且包括：感测放大器，其耦合到一对互补感测线；及计算组件，其耦合到所述感测放大器；及逻辑操作选择逻辑，其经控制以基于一或多个逻辑选择控制信号而执行来自多个逻辑操作当中的选定逻辑操作。9.根据权利要求8所述的设备，其中所述逻辑操作选择逻辑经控制以基于存在于一对互补感测线上的数据值而执行所述选定逻辑操作。10.根据权利要求9所述的设备，其中所述逻辑操作选择逻辑经控制以至少部分地通过使所述对互补感测线在所述感测放大器与所述计算组件之间转置而执行所述选定逻辑操作。11.根据权利要求9所述的设备，其中所述逻辑操作选择逻辑经控制以基于所述一或多个逻辑选择控制信号而使所述对互补感测线在所述感测放大器与所述计算组件之间转置。12.根据权利要求11所述的设备，其中所述逻辑操作选择逻辑经控制以基于存储于所述计算组件中的数据值而使所述对互补感测线在所述感测放大器与所述计算组件之间转置。13.根据权利要求8所述的设备，其中所述逻辑操作选择逻辑经控制以在不考虑所述一或多个逻辑选择控制信号的激活的情况下基于控制信号而中断所述感测放大器与所述计算组件之间的一对互补感测线上的连续性。14.根据权利要求8所述的设备，其中所述计算组件包括经配置以将数据值移位到邻近计算组件的可加载移位寄存器。15.根据权利要求8所述的设备，其进一步包括控制器，所述控制器经配置以控制所述感测电路基于存储于所述感测放大器中的第一数据值及存储于所述计算组件中的第二数据值而确定所述逻辑操作的结果。16.根据权利要求15所述的设备，其中所述控制器经配置以控制所述感测电路基于所述一或多个逻辑选择控制信号而将所述逻辑操作的所述结果可选择地存储于所述感测放大器及所述计算组件中的一者中。17.根据权利要求16所述的设备，其中所述控制器经配置以控制所述感测电路通过在启用所述感测放大器之后将对应于所述选定逻辑操作的所...

【专利技术属性】
技术研发人员：格伦·E·胡申，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US