半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，从工艺整合的角度考量，优化工艺顺序和流程，在待研磨层表面上淀积缓冲层之后，先至少在第二区和第一区交界区域形成用于保护的缓冲层，然后对所述第一区的待研磨层进行减薄，交界区域的待研磨层由于缓冲层的阻挡而得以完全保留，之后进行化学机械研磨后，可以使得第一区和第二区的待研磨层的表面高度一致，避免在第一区和第二区交界区域形成台阶差，从而改善了化学机械研磨后第一区和第二区的待研磨层的均匀性，提高了器件的良率。

Method for manufacturing semiconductor device

The present invention provides a method for manufacturing a semiconductor device, considered from the perspective of integration process, process optimization and process in order, after the grinding layer is deposited on the surface of the buffer layer, at least in Zone second and zone at the junction region formed the first buffer layer for protection, and then grind the layer on the first region to reduce the thin, border area to the grinding layer due to blocking buffer layer can be completely retained after chemical mechanical polishing, can make the surface to be ground layer of a first region and a second region highly consistent, to avoid the formation of a step in the first region and the second region of border area, so as to improve the chemical mechanical polishing after first and the second area to be ground layer uniformity, improve the yield of the devices.

【技术实现步骤摘要】
半导体器件的制造方法
本专利技术涉及集成电路制造
，尤其涉及一种半导体器件的制造方法。
技术介绍
随着超大规模集成电路(UltraLargeScaleIntegration，ULSI)的飞速发展，集成电路制造工艺变得越来越复杂和精细，对半导体衬底上形成的半导体器件的电学稳定性要求也越来越高。而在半导体器件的制造过程中，膜层表面的起伏不平对后续形成的半导体器件的稳定性和器件的集成度具有较大的影响。因此，在半导体衬底上形成膜层后，需要对起伏不平的膜层表面进行平坦化处理。例如，一种基于浮栅技术的闪存的制造工艺包括以下步骤：请参考图1A，提供半导体衬底100，所述半导体衬底100包括存储区I和外围区II，所述半导体衬底100中形成有顶部高于半导体衬底100表面的隔离结构101，位于所述存储区I和外围区II交界区域的隔离结构101将所述存储区I和外围区II隔离开来，位于所述存储区I的隔离结构密度较大(即隔离结构排布的比较密集)，可以实现各个存储单元的隔离，位于所述外围区II的隔离结构密度较小(即隔离结构排布的比较稀疏)，可以实现外围电路元件间的隔离；在所述半导体衬底100表面上通过热氧化本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括以下步骤：提供一具有第一区和第二区的半导体衬底，在所述半导体衬底表面上沉积待研磨层；至少在所述第一区和第二区的交界区域的待研磨层表面上覆盖缓冲层；对所述第一区的待研磨层进行减薄；以及对所述待研磨层进行化学机械研磨，直至所述第一区的待研磨层的厚度达到要求。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供一具有第一区和第二区的半导体衬底，在所述半导体衬底表面上沉积待研磨层；至少在所述第一区和第二区的交界区域的待研磨层表面上覆盖缓冲层；对所述第一区的待研磨层进行减薄；以及对所述待研磨层进行化学机械研磨，直至所述第一区的待研磨层的厚度达到要求。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体衬底中形成有顶部表面高于所述半导体衬底表面的多个隔离结构，所述多个隔离结构包括位于所述第一区中用于隔离核心元件的第一区隔离结构、位于所述第一区和第二区交界区域的分区隔离结构以及位于第二区中用于隔离外围电路元件的第二区隔离结构。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一区的待研磨层的厚度达到要求时，所述缓冲层被完全去除，所述待研磨层的顶部表面与所述隔离结构的顶部表面齐平。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述待研磨层为栅极层。5.如权利要求4任一项所述的半导体器件的制造方法，其特征在于，所述待研磨层的材料包括多晶硅、非晶硅、纯金属、合金、金属氮化物和金属硅化物中的至少一种。6.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述半导体衬底表面上沉积待研磨层之前，先在所述半导体衬底表面上...

【专利技术属性】
技术研发人员：张超然，罗清威，周俊，王建国，程诗阳，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42