非易失性存储器装置制造方法及图纸

提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括多个存储器单元；地址解码器，被配置为通过多条字线连接到存储器单元，并且将选择读取电压和未选择读取电压提供至字线；控制逻辑，被配置为控制地址解码器，以在连续读取模式下执行多个读取序列，并且调节至少一个读取序列中的字线设置开始点，以与在至少一个其它读取序列中的字线设置开始点不同，其中，字线设置开始点是选择读取电压和未选择读取电压开始被提供至字线的时刻。

【技术实现步骤摘要】
非易失性存储器装置本申请要求于2016年1月11日提交的第10-2016-0003319号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
本专利技术构思涉及半导体存储器，更具体地，涉及一种非易失性存储器装置及读取其的方法。
技术介绍
半导体存储器装置可以分为易失性存储器装置或者非易失性存储器装置。当通电时，易失性存储器装置保留其内容，但是当断电时，非常迅速地或立即丢失存储的数据。非易失性存储器装置即使在已经重启(例如，关闭和重新接通)之后也可以取回存储的数据。非易失性存储器装置的示例包括掩模只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程存储器(EEPROM)等。在闪存装置中，存储器单元可以存储多于单比特的信息。存储1比特数据的存储器单元称作单比特单元或单级单元(SLC)。存储多比特数据(例如，两比特或更多比特)的存储器单元称作多比特单元、多级单元(MLC)或多状态单元。
技术实现思路
本专利技术构思的示例性实施例提供了一种非易失性存储器装置。所述非易失性存储器装置可以包括存储器单元阵列，所述存储器单元阵列包括：本文档来自技高网...

【技术保护点】
一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括多个存储器单元；地址解码器，被配置为通过多条字线连接到存储器单元，并且将选择读取电压或未选择读取电压提供至字线；控制逻辑，被配置为控制地址解码器以在连续读取模式下执行多个读取序列，并且将至少一个读取序列中的字线设置开始点调节为与在至少一个其它读取序列中的字线设置开始点不同，其中，字线设置开始点是选择读取电压或未选择读取电压开始被提供至字线的时刻。

【技术特征摘要】
2016.01.11 KR 10-2016-00033191.一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括多个存储器单元；地址解码器，被配置为通过多条字线连接到存储器单元，并且将选择读取电压或未选择读取电压提供至字线；控制逻辑，被配置为控制地址解码器以在连续读取模式下执行多个读取序列，并且将至少一个读取序列中的字线设置开始点调节为与在至少一个其它读取序列中的字线设置开始点不同，其中，字线设置开始点是选择读取电压或未选择读取电压开始被提供至字线的时刻。2.根据权利要求1所述的非易失性存储器装置，其中，读取序列包括第一读取序列和在第一读取序列之后执行的第二读取序列，其中，第二读取序列的字线设置在第一读取序列完成之前开始。3.根据权利要求1所述的非易失性存储器装置，其中，读取序列包括第一读取序列和在第一读取序列之后执行的第二读取序列，其中，第一读取序列包括第一页缓冲器初始化区间、第一读取操作区间、第一恢复区间和第一转储区间，其中，第二读取序列包括第二页缓冲器初始化区间、第二读取操作区间、第二恢复区间和第二转储区间。4.根据权利要求3所述的非易失性存储器装置，其中，第二读取序列的字线设置在第一转储区间的开始时刻开始。5.根据权利要求3所述的非易失性存储器装置，其中，第二读取序列的字线设置在第一恢复区间中开始。6.根据权利要求5所述的非易失性存储器装置，其中，第二读取序列的字线设置在选择的或未选择的字线的电压电平在第一读取操作后向地电压降落之后开始。7.根据权利要求3所述的非易失性存储器装置，其中，第一页缓冲器初始化区间在第一时间间隔期间执行，其中，第二页缓冲器初始化区间在比第一时间间隔短的第二时间间隔期间执行。8.根据权利要求7所述的非易失性存储器装置，其中，控制逻辑根据读取命令选择单个读取模式或连续读取模式。9.根据权利要求8所述的非易失性存储器装置，其中，在单个读取模式中，页缓冲器初始化区间在第一时间间隔期间执行。10.一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括多个存储器单元；地址解码器，被配置为通过多条字线连接到存储器单元，并且将选择读取电压或未选择读取电压提供至字线；控制逻辑，被配置为响应于读取命令来确定读取模式是单个读取模式还是连续读取模式，其中，控制逻辑控制地址解码器以在连续读取模式下执行多个读...

【专利技术属性】
技术研发人员：尹铉竣，李知尚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR