一种TFT阵列基板及其制作方法技术

本发明专利技术公开了一种TFT阵列基板及其制作方法，通过在衬底基板上形成类石墨烯结构的二维层状半导体材料，并将该类石墨烯结构的二维层状半导体材料通过转印的方式转印到柔性基板指定的位置上以用作阵列基板的半导体有源层，因此本发明专利技术的TFT阵列基板的半导体有源层采用类石墨烯结构的二维层状半导体材料，使得阵列基板具有非常高的迁移率及机械性能，抗挠性优异，并且大大缩减了基板的厚度。

【技术实现步骤摘要】

本专利技术涉及平板显示
，特别是涉及一种TFT阵列基板及其制作方法。
技术介绍
在现有平板显示技术之中，驱动所用TFT(thinfilmtransistor，薄膜晶体管)采用非晶硅(amorphousSilicon，简称a-Si)、低温多晶硅(lowtemperaturepoly-Silicon，简称LTPS)或者非晶IGZO作为半导体有源层。a-SiTFT的电子迁移率低于1cm2/V-1s-1，限制了显示面积和逻辑控制速度。LTPS虽然电子迁移率较高，但是漏电流大，会影响触摸精度和触控操作体验。非晶IGZO(IndiumGalliumZincOxide，铟镓锌氧化物)的漏电流较小，但是对于水、氧和光很敏感，会影响使用寿命。更重要的是，当以上几种技术中的非晶和多晶半导体材料用于柔性显示基板时，经过多次弯曲与折叠，极容易出现龟裂，进而会导致显示屏幕出现斑点、黑线和亮线等。
技术实现思路
有鉴于此，本专利技术提供一种TFT阵列基板及其制作方法，阵列基板具有高的迁移率及机械性能，抗挠性优异，并且减小基板的厚度。本专利技术的一方面提供一种TFT阵列基板的制作方法，包括：提供一硬性基板；提供一柔性基板，柔性基板设置于硬性基板上；在柔性基板上形成第一绝缘层，其中在第一绝缘层上方预设指定位置；提供一衬底基板；在衬底基板上形成类石墨烯结构的二维层状半导体材料，其中类石墨烯结构的二维层状半导体材料为MoS2、MoSe2、WS2、WSe2或SnS2；将二维层状半导体材料转印到指定位置上；对二维层状半导体材料进行氢化处理，以形成半导体有源层。其中，二维层状材料具体为MoS2，在衬底基板上形成类石墨烯结构的二维层状半导体材料的步骤具体包括：在衬底基板上形成Mo图形，Mo图形的位置与指定位置相对应；采用MoO3和S材料在600℃至800℃的温度之间进行化学气相沉积，以在Mo图形上形成二维层状的MoS2。其中，二维层状MoS2中同一层Mo原子形成的平面与柔性基板平行。其中，单层二维层状MoS2的厚度为0.62至0.72nm。其中，在提供一柔性基板的步骤之后，且在柔性基板上形成第一绝缘层的步骤之前，制作方法还包括：在柔性基板上形成第一栅极，其中第一绝缘层覆盖第一栅极并延伸到柔性基板上，且第一栅极的位置与指定位置相对应。其中，在对二维层状半导体材料进行氢化处理，以形成半导体有源层的步骤之后，方法还包括：通过掩膜工艺在第一绝缘层上进一步形成源电极及漏电极，其中，源电极及漏电极通过半导体有源层间隔设置，并且，源电极及漏电极分别与半导体有源层接触。其中，在对二维层状半导体材料进行氢化处理，以形成半导体有源层的步骤之后，方法还包括：通过掩膜工艺在第一绝缘层上进一步形成源电极及漏电极，源电极及漏电极通过半导体有源层间隔设置，并且，源电极及漏电极分别与半导体有源层接触；在源电极、漏电极及半导体有源层上方设置第二绝缘层；在第二绝缘层上方形成第二栅极，其中第二栅极的位置与半导体有源层位置对应。本专利技术的另一方面提供一种TFT阵列基板，包括：一硬性基板；一柔性基板，柔性基板设置于硬性基板上；第一绝缘层，第一绝缘层设置于柔性基板上；半导体有源层，半导体有源层设置于第一绝缘层上方预设的指定位置上，且半导体有源层为类石墨烯结构的二维层状半导体材料，其中类石墨烯结构的二维层状半导体材料为MoS2、MoSe2、WS2、WSe2或SnS2。其中，阵列基板还包括：第一栅极，第一栅极设置于柔性基板与第一绝缘层之间，且第一栅极与半导体有源层位置对应；源电极及漏电极，源电极及漏电极通过半导体有源层间隔设置于第一绝缘层上，并且源电极及漏电极分别与半导体有源层接触。其中，阵列基板还包括：源电极及漏电极，源电极及漏电极通过半导体有源层间隔设置于第一绝缘层上，并且源电极及漏电极分别与半导体有源层接触；第二绝缘层，第二绝缘层覆盖设置于半导体有源层、源电极及漏电极上；第二栅极，第二栅极设置于第二绝缘层上，且第二栅极的位置与半导体有源层位置对应。通过上述方案，本专利技术的有益效果是：区别于现有技术，本专利技术的TFT阵列基板包括柔性基板，通过转印的方式将类石墨烯结构的二维层状半导体材料转印到柔性基板的指定位置上用作TFT阵列基板的半导体有源层，从而本专利技术的TFT阵列基板具有非常高的迁移率及机械性能，抗挠性优异，并且大大缩减了基板的厚度。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：图1是本专利技术第一实施例的TFT阵列基板的结构示意图；图2是图1中的TFT阵列基板的制作方法流程示意图；图3是形成图1中TFT阵列基板的第一栅极的示意图；图4是形成图1中TFT阵列基板的第一绝缘层的示意图；图5是形成图1中TFT阵列基板的半导体有源层的示意图；图6是本专利技术第二实施例的TFT阵列基板的结构示意图；图7是图6中的TFT阵列基板的制作方法流程示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参看图1，图1是本专利技术第一实施例的TFT阵列基板的结构示意图。如图1所示，本实施例的TFT阵列基板1包括硬性基板100及设置于硬性基板100上方的柔性基板101。柔性基板101上方设置有第一栅极111，第一绝缘层113覆盖第一栅极111且延伸到柔性基板101上，半导体有源层112设置于第一绝缘层113上，且半导体有源层112与第一栅极111的位置对应，半导体有源层112为类石墨烯结构的二维层状半导体材料，其中该类石墨烯结构的二维层状半导体材料为MoS2、MoSe2、WS2、WSe2或SnS2。优选的，半导体有源层112的材料为MoS2。并且，半导体有源层112两侧还分别设置有源电极114及漏电极115，源电极114及漏电极115通过半导体有源层112间隔设置于第一绝缘层<本文档来自技高网...

【技术保护点】
一种TFT阵列基板的制作方法，其特征在于，所述制作方法包括：提供一硬性基板；提供一柔性基板，所述柔性基板设置于所述硬性基板上；在所述柔性基板上形成第一绝缘层，其中在所述第一绝缘层上方预设指定位置；提供一衬底基板；在所述衬底基板上形成类石墨烯结构的二维层状半导体材料，其中所述类石墨烯结构的二维层状半导体材料为MoS2、MoSe2、WS2、WSe2或SnS2；将所述二维层状半导体材料转印到所述指定位置上；对所述二维层状半导体材料进行氢化处理，以形成半导体有源层。

【技术特征摘要】
1.一种TFT阵列基板的制作方法，其特征在于，所述制作方法包
括：
提供一硬性基板；
提供一柔性基板，所述柔性基板设置于所述硬性基板上；
在所述柔性基板上形成第一绝缘层，其中在所述第一绝缘层上方预
设指定位置；
提供一衬底基板；
在所述衬底基板上形成类石墨烯结构的二维层状半导体材料，其中
所述类石墨烯结构的二维层状半导体材料为MoS2、MoSe2、WS2、WSe2或SnS2；
将所述二维层状半导体材料转印到所述指定位置上；
对所述二维层状半导体材料进行氢化处理，以形成半导体有源层。
2.根据权利要求1所述的制作方法，其特征在于，所述二维层状材
料具体为MoS2，所述在所述衬底基板上形成类石墨烯结构的二维层状
半导体材料的步骤具体包括：
在所述衬底基板上形成Mo图形，所述Mo图形的位置与所述指定
位置相对应；
采用MoO3和S材料在600℃至800℃的温度之间进行化学气相沉
积，以在所述Mo图形上形成二维层状的MoS2。
3.根据权利要求2所述的制作方法，其特征在于，所述二维层状
MoS2中同一层Mo原子形成的平面与所述柔性基板平行。
4.根据权利要求3所述的制作方法，其特征在于，单层所述二维层
状MoS2的厚度为0.62nm至0.72nm。
5.根据权利要求1所述的制作方法，其特征在于，在所述提供一柔
性基板的步骤之后，且在所述柔性基板上形成第一绝缘层的步骤之前，
所述制作方法还包括：
在所述柔性基板上形成第一栅极，其中所述第一绝缘层覆盖所述第

\t一栅极并延伸到所述柔性基板上，且所述第一栅极的位置与所述指定位
置相对应。
6.根据权利要求5所述的制作方法，其特征在于，在所述对所述二
维层状半导体材料进行氢化处理，以形成所述半导体有源层的步骤之
后，所述方法还包括：
通过掩膜工艺在所述第一绝缘层上进一步形成源电极及漏电极，其
中，所述源电极及漏电极通过所述半导体有源层间隔设置，并且，所述
源电极及所述...

【专利技术属性】
技术研发人员：梁博，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42