半导体元件图案的制作方法技术

本发明专利技术公开一种半导体元件图案的制作方法，该制作方法首先提供一基底，该基底上形成有一硬掩模层与一牺牲层。随后，在该基底上形成多个间隙壁图案，且该多个间隙壁图案彼此互相平行。在形成该多个间隙壁图案之后，在该牺牲层内形成多个第一阻挡层，随后于该基底上形成多个第二阻挡层，且该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层。接下来，利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件图案的制作方法，尤其是涉及一种采用多重图案化(multiplepatterning)技术的半导体元件图案的制作方法。
技术介绍
在现今半导体制造中，利用光学光刻技术在半导体芯片上将基底或膜层进行图案化，以形成所需的布局特征。而随着半导体元件尺寸的缩小，各布局特征的图案也日益精细。为了形成这些精密的图案，已经持续开发具有高分辨率的光致抗蚀剂及光刻加工工具等。然而，当布局特征尺寸持续缩小时，仍然有可能超出光学系统的能力，致使制作工艺无法成功地达到布局特征的光刻描绘，进而影响到元件的制作。由于维持小尺寸半导体元件的效能一直是业界的主要目标，因此如何能在晶片上精确地形成所需的布局特征，一直是半导体制造产业致力的目标。
技术实现思路
因此，本专利技术的一目的在于提供一种可精确形成所需特征图案的半导体元件图案的制作方法。为达上述目的，本专利技术提供一种半导体元件图案的制作方法，该制作方法首先提供一基底，该基底上形成有一硬掩模层与一牺牲层。随后，在该基底上形成多个间隙壁图案(spacerpattern)，且该多个间隙壁图案彼此互相平行。在形成该多个间隙壁图案之后，在该牺牲层内形成多个第一阻挡层(blockinglayer)，随后于该基底上形成多个第二阻挡层，且该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层。接下来，利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。根据本专利技术所提供的半导体元件图案的制作方法，将所欲形成的图案特征拆解至间隙壁图案、该多个第一阻挡层与该多个第二阻挡层，并利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层图案化该硬掩模层，而获得该图案化硬掩模。更重要的是，该图案化硬掩模包含了由该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层组成的图案，也就是目标的特征图案。因此，本专利技术所提供的半导体元件图案的制作方法，可精确地描绘并形成所需的细微特征图案，确保制作工艺的良率。附图说明图1至图7B为本专利技术所提供的半导体结构的制作方法的一第一优选实施例的示意图；图2B为图2A中沿A-A’剖线获得的剖面示意图；图3B至图7B分别为图3A至图7A中沿B-B’剖线获得的剖面示意图；图8A至图12B为本专利技术所提供的半导体结构的制作方法的一第二优选实施例的示意图；图8B至图12B分别为图8A至图12A中沿C-C’剖线获得的剖面示意图。主要元件符号说明100、200基底100r、200r凹槽102、202硬掩模层102P、202P图案化硬掩模104、204牺牲层204r凹槽120、220间隙壁图案110轴心图案112间隙壁130、230图案化光致抗蚀剂132显影制作工艺232蚀刻制作工艺140、240第一阻挡层142、242第二阻挡层150目标图案A-A’、B-B’、C-C’剖线D1第一方向D2第二方向E圆圈W1、W2间距具体实施方式请参阅图1至图7B，图1至图7B为本专利技术所提供的半导体结构的制作方法的一第一优选实施例的示意图，其中图2B为图2A中沿A-A’剖线获得的剖面示意图，而图3B至图7B分别为图3A至图7A中沿B-B’剖线获得的剖面示意图。如图1所示，本优选实施例首先提供一基底100，例如一硅基底。然而，本优选实施例所提供的基底100也可依需要包含硅覆绝缘(silicon-on-insulator，以下简称为SOI)基底或一块硅(bulksilicon)基底，基底100甚至可包含介电层等材料，故不限于此。由此可知，本实施例所提供的基底100是指任何用以承载半导体集成电路组成元件的底材。该基底100上至少包含一硬掩模层102(示于图2B)与一牺牲层104，在本优选实施例中硬掩模层102可为一金属硬掩模层，举例来说硬掩模层102可包含氮化钛(titaniumnitride，以下简称为TiN)层，但不限于此。而牺牲层104则可包含一蚀刻率不同于硬掩模层102的材料，举例来说，牺牲层104可包含负型光致抗蚀剂(negativephotoresist)材料，但不限于此。接下来，在基底100上形成多个轴心图案(mandrelpattern)110，轴心图案110可包含多晶硅，但不限于此。如图1所示，轴心图案110沿一第一方向D1延伸，并沿一第二方向D2排列，是以轴心图案110于基底100上彼此平行。在形成轴心图案110之后，在基底100上形成一膜层，且该膜层的蚀刻率与轴心图案110不同。举例来说，由于本优选实施例中轴心图案包含多晶硅，故该膜层优选可包含一绝缘层。随后回蚀刻此一绝缘层，而于轴心图案110的二侧壁分别形成一间隙壁112。如图1所示，在形成间隙壁112之后，牺牲层104暴露于基底100的表面。另外，在图1所示的实施例中，轴心图案110两侧的间隙壁112之间的间距W1与牺牲层104两侧的间隙壁112之间的间距W2相同。然而在其他实施例中，间距W1与间距W2可视需要分别调整。请参阅图2A与图2B。在形成间隙壁112之后，移除轴心图案110，而于基底100上形成多个间隙壁图案120。由于间隙壁112所包含的材料的蚀刻率不同于轴心图案110，因此本优选实施例可在不影响间隙壁112的轮廓的前提下移除轴心图案110，而于基底100上形成如图2A与图2B所示的间隙壁图案120。另外，间隙壁图案120沿第一方向D1延伸，并沿第二方向D2排列，是以间隙壁图案120于基底100上彼此平行。且如图2A与图2B所示，在移除轴心图案110之后，牺牲层104暴露于各间隙壁图案120之间，且间隙壁图案120之间的间距W1/W2彼此相同。由图1至图2B可知，本优选实施例所提供的间隙壁图案120的形成步骤，采用间隙壁影像转移方法(spacerimagetransfer，SIT)，又称自对准双重图案化方法(self-aligneddoublepatterning，以下简称为SADP)，但并不限于此。请参阅图3A与图3B。接下来，在基底100上形成一图案化光致抗蚀剂130，且图案化光致抗蚀剂130暴露出部分间隙壁图案120与部分牺牲层104。接下来，进行一区隔处理(differentiatingtreatment)，举例来说，当牺牲层104为前述的负型光致抗蚀剂时，区隔处理可包含显影制作工艺132。而在进行显影制作工艺132时，牺牲层104会因为曝光而硬化。因此，在显影制作工艺132后，可于牺牲层104内形成多个硬化的负型光致抗蚀剂，而该多个硬化的负型光致抗蚀剂可作为第一阻挡层140。换句话说，本优选实施例于牺牲层104内形成多个第一阻挡层140，且第一阻挡层140包含硬化的负型光致抗蚀剂。另外值得注意的是，图案化光致抗蚀剂130如图3A所示，包含有沿第二方向D2延伸的开口图案，因此第一阻挡层140包含由图案化光致抗蚀剂130转移而得的对应于开口图案的第一图案，故本优选实施例中，第一图案可如图3A所示，沿第二方向D2排列。换句话说，本优选实施例中第一阻挡层140所包含的第一图案的排列方向，更详细地说，由第一阻挡层140组成的第一图案的排列方向与间隙壁图案120的延伸方向垂直，但不限于此。在形成第一阻挡层1本文档来自技高网...

【技术保护点】
一种半导体元件图案的制作方法，包含有：提供一基底，该基底上形成有一硬掩模层与一牺牲层；在该基底上形成多个间隙壁图案(spacer pattern)，且该多个间隙壁图案彼此互相平行；在该牺牲层内形成多个第一阻挡层(blocking layer)；在该基底上形成多个第二阻挡层，该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层；以及利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。

【技术特征摘要】
1.一种半导体元件图案的制作方法，包含有：提供一基底，该基底上形成有一硬掩模层与一牺牲层；在该基底上形成多个间隙壁图案(spacerpattern)，且该多个间隙壁图案彼此互相平行；在该牺牲层内形成多个第一阻挡层(blockinglayer)；在该基底上形成多个第二阻挡层，该多个第二阻挡层暴露出至少部分该牺牲层与至少部分该第一阻挡层；以及利用该间隙壁图案、该多个第一阻挡层与该多个第二阻挡层作为蚀刻掩模蚀刻该牺牲层与该硬掩模层，以于该基底上形成一图案化硬掩模。2.如权利要求1所述的半导体元件图案的制作方法，还包含：在该基底上形成多个轴心图案(mandrelpattern)；在该多个轴心图案的侧壁分别形成一间隙壁；以及移除该多个轴心图案，在该基底上形成该多个间隙壁图案。3.如权利要求1所述的半导体元件图案的制作方法，其中该牺牲层包含一负型光致抗蚀剂(negativephotoresist)材料。4.如权利要求3所述的半导体元件图案的制作方法，其中该多个第一阻挡层包含硬化的负型光致抗蚀剂。5.如权利要求1所述的半导体元件图案的制作方法，其中该牺牲层包含绝缘材料。6.如权利要求5所述的半导体元件图案的制作方法，其中该牺牲层包含氧化硅(SiO)、氮化硅(SiN)、碳氧化硅(SiOC)、氮氧化...

【专利技术属性】
技术研发人员：傅子豪，郑宏本，朱启东，谢宗殷，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71