半导体器件及其制造方法技术

本发明专利技术的各个实施例涉及半导体器件及其制造方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在控制栅极电极的表面处顺序地形成第一绝缘膜、导电膜、包含硅的第二绝缘膜、和由硅形成的第三膜。然后，对第三膜进行回蚀刻，以经由第一绝缘膜、导电膜和第二绝缘膜将第三膜保留在控制栅极电极的侧表面处，从而形成间隔件。然后，对导电膜进行回蚀刻，以在间隔件与控制栅极电极之间、以及在间隔件与半导体衬底之间，形成由导电膜形成的存储器栅极电极。

【技术实现步骤摘要】
相关申请的交叉引用2015年3月30日提交的日本专利申请2015-070206号的公开，包括说明书、附图和摘要，以引用的方式全部并入本文。
本专利技术涉及一种半导体器件及其制造方法。本专利技术可优选地应用于，例如，其中包括形成于导体衬底处的半导体元件的半导体器件、及其制造方法。
技术介绍
具有如下这样的存储器单元区域的半导体器件已经得到广泛使用，该存储器单元区域中包括存储器单元，诸如，形成于半导体衬底之上的非易失性存储器。例如，可以将由通过使用MONOS(金属氧化物氮化物氧化物半导体)膜的分离栅极型单元形成的存储器单元，形成为非易失性存储器。在该步骤中，存储器单元由具有控制栅极电极的控制晶体管和具有存储器栅极电极的存储器晶体管的两个MISFET(金属绝缘体半导体场效应晶体管)形成。进一步地，通过经由绝缘膜将导电膜按照侧壁间隔件形状，保留在控制栅极电极的侧表面之上，来形成存储器栅极电极。日本特开2010-282987号(专利文件1)公开了一种具有形成在半导体衬底的主表面处的第一存储器单元和第二存储器单元的半导体器件的技术，其中，第一存储器单元和第二存储器单元中的每一个都具有控制栅极和存储器栅极。而日本特开2008-294088号(专利文件2)公开了一种具有非易失性存储器单元的半导体器件的技术，该非易失性存储器单元包括在半导体衬底的主表面的第一区域中的第一场效应晶体管和在半导体衬底的主表面的第二区域中的与第一场效应晶体管相邻的第二场效应晶体管。日本特开2007-5771(专利文件3)公开了一种集成半导体非易失性存储装置的技术，该集成半导体非易失性存储装置至少具有：多个半导体非易失性存储元件，每个半导体非易失性存储元件形成为至少具有半导体衬底；以及绝缘栅极型场效应晶体管，该绝缘栅极型场效应晶体管具有在该半导体衬底之上的电荷保持部分。进一步地，日本特开2011-210777号(专利文件4)公开了一种半导体器件的技术，该半导体器件具有：半导体衬底、形成在该半导体衬底的顶部处的第一栅极电极、和形成在该半导体衬底的顶部处并且与第一栅极电极相邻的第二栅极电极。
技术实现思路
作为具有这种存储器单元的半导体器件，存在一种包括合并在相同芯片中的存储器单元的半导体器件，这些存储器单元在存储器栅极电极的栅极长度上彼此不同，并且从而具有高操作速度和高重写循环次数的非易失性存储器、以及具有高可靠性的非易失性存储器单元。如之前所描述的，当通过经由绝缘膜将导电膜按照侧壁间隔件形状，保留在控制栅极电极的侧壁之上时，对于具有长的栅极长度的存储器栅极电极，其与控制栅极电极相对的部分的厚度小于其在控制栅极电极侧上的部分的厚度。而当将其中其与控制栅极电极相对的部分在厚度上小于其在控制栅极电极侧上的部分的存储器栅极电极用作掩膜、对半导体衬底进行离子注入时，注入到存储器栅极电极的小厚度部分中的杂质离子可以穿过存储器栅极电极以到达在存储器栅极电极之下的具有电荷累积部分的栅极绝缘膜。因此，可能降低了在存储器栅极电极之下的栅极绝缘膜的膜质量。这种情况等可以导致作为非易失性存储器的存储器单元的特性的降低。结果，半导体器件的性能不能得到改进。其它目标和新颖特征将通过本说明书和所附附图的说明而显而易见。根据一个实施例，通过一种用于制造半导体器件的方法，在第一栅极电极和第二栅极电极中的每一个表面处顺序地形成第一绝缘膜、第一导电膜、包含硅的第二绝缘膜、和由硅形成的第一膜。然后，对第一膜进行回蚀刻，从而经由第一绝缘膜、第一导电膜和第二绝缘膜将第一膜保留在第一栅极电极的侧表面处以形成第一侧壁部分。然后，对第一导电膜进行回蚀刻，从而在第一侧壁部分与第一栅极电极之间、以及在第一侧壁部分与半导体衬底之间，形成由第一导电膜形成的第三栅极电极，并且经由第一绝缘膜将第一导电膜保留在第二栅极电极的侧表面处以形成第四栅极电极。第三栅极电极的栅极长度长于第四栅极电极的栅极长度。进一步地，根据另一实施例，半导体器件具有：第三栅极电极，该第三栅极电极形成在第一栅极电极的侧表面处；以及第四栅极电极，该第四栅极电极形成在第二栅极电极的侧表面处。再进一步地，该半导体器件具有：第一侧壁部分，该第一侧壁部分经由第一绝缘膜和第三栅极电极形成在第一栅极电极的侧表面处；以及第二绝缘膜，该第二绝缘膜形成在第一侧壁部分与第三栅极电极之间。第二绝缘膜由包含硅的绝缘膜形成。第一侧壁部分由硅形成。第三栅极电极形成在第一侧壁部分与第一栅极电极之间、以及在第一侧壁部分与半导体衬底之间。第三栅极电极的栅极长度长于第四栅极电极的栅极长度。根据实施例，可以改进半导体器件的性能。附图说明图1是示出了第一实施例的半导体器件的布局配置示例的示意图；图2是第一实施例的半导体器件的基本部分平面图；图3是第一实施例的半导体器件的基本部分截面图；图4是第一实施例的半导体器件的基本部分截面图；图5是示出了第一实施例的半导体器件的制造步骤中的一些步骤的工艺流程图；图6是示出了第一实施例的半导体器件的制造步骤中的其它步骤的工艺流程图；图7是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图8是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图9是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图10是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图11是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图12是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图13是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图14是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图15是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图16是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图17是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图18是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图19是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图20是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图21是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图22是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图23是第一实施例的半导体器件的基本部分在制造步骤期间的截面图；图24是第一实施例的半导体器件的基本部分在制造步骤期间的平面图；图25是第一实施例的半导体器件的基本部分在制造步骤期间的平面图；图26是第一实施例的半导体器件的基本部分在制造步骤期间的平面图；图27是第一实施例的半导体器件的基本部分在制造步骤期间的平面图；图28是第一实施例的半导体器件的基本部分在制造步骤期间的平面图；图29是比较示例的半导体器件的基本部分截面图；图30是第一实施例的第一修改示例的半导体器件的基本部分平面图；图31是第一实施例的第一修改示例的半导体器件的基本部分截面图；图32是第一实施例的第一修改示例的半导体器件的基本部分在制造步骤期间的平面图；图33是第一实施例的第一修改示例的半导体器件的基本部分在制造步骤期间的平面图；图34是第一实施例的第一修改示例的半导体器件的基本部分在制造步骤期本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括以下步骤：(a)准备半导体衬底；(b)在所述半导体衬底的所述主表面的第一区域中的所述半导体衬底之上形成第一栅极电极，并且在所述半导体衬底的所述主表面的第二区域中的所述半导体衬底之上形成第二栅极电极，在所述第一栅极电极与所述半导体衬底之间形成第一栅极绝缘膜，并且在所述第二栅极电极与所述半导体衬底之间形成第二栅极绝缘膜；(c)在所述第一区域和所述第二区域中的所述半导体衬底的所述主表面、所述第一栅极电极的所述表面和所述第二栅极电极的所述表面处，形成在其内部具有电荷累积部分的第一绝缘膜；(d)在所述第一绝缘膜之上形成第一导电膜；(e)在所述第一导电膜之上形成包含硅的第二绝缘膜；(f)在所述第二绝缘膜之上形成由硅形成的第一膜；(g)在所述第一区域中，对所述第一膜进行回蚀刻，并且从而经由所述第一绝缘膜、所述第一导电膜和所述第二绝缘膜，将所述第一膜保留在所述第一栅极电极的第一侧表面处以形成第一侧壁部分，并且在所述第二区域中，去除所述第一膜；(h)去除所述第二绝缘膜的从所述第一侧壁部分暴露出来的部分；以及(i)对所述第一导电膜进行回蚀刻，并且从而在所述第一侧壁部分与所述第一栅极电极之间、以及在所述第一侧壁部分与所述半导体衬底之间，形成由所述第一导电膜形成的第三栅极电极，并且经由所述第一绝缘膜将所述第一导电膜保留在所述第二栅极电极的第二侧表面处以形成第四栅极电极，其中所述第三栅极电极的栅极长度长于所述第四栅极电极的栅极长度。...

【技术特征摘要】
2015.03.30 JP 2015-0702061.一种用于制造半导体器件的方法，包括以下步骤：(a)准备半导体衬底；(b)在所述半导体衬底的所述主表面的第一区域中的所述半导体衬底之上形成第一栅极电极，并且在所述半导体衬底的所述主表面的第二区域中的所述半导体衬底之上形成第二栅极电极，在所述第一栅极电极与所述半导体衬底之间形成第一栅极绝缘膜，并且在所述第二栅极电极与所述半导体衬底之间形成第二栅极绝缘膜；(c)在所述第一区域和所述第二区域中的所述半导体衬底的所述主表面、所述第一栅极电极的所述表面和所述第二栅极电极的所述表面处，形成在其内部具有电荷累积部分的第一绝缘膜；(d)在所述第一绝缘膜之上形成第一导电膜；(e)在所述第一导电膜之上形成包含硅的第二绝缘膜；(f)在所述第二绝缘膜之上形成由硅形成的第一膜；(g)在所述第一区域中，对所述第一膜进行回蚀刻，并且从而经由所述第一绝缘膜、所述第一导电膜和所述第二绝缘膜，将所述第一膜保留在所述第一栅极电极的第一侧表面处以形成第一侧壁部分，并且在所述第二区域中，去除所述第一膜；(h)去除所述第二绝缘膜的从所述第一侧壁部分暴露出来的部分；以及(i)对所述第一导电膜进行回蚀刻，并且从而在所述第一侧壁部分与所述第一栅极电极之间、以及在所述第一侧壁部分与所述半导体衬底之间，形成由所述第一导电膜形成的第三栅极电极，并且经由所述第一绝缘膜将所述第一导电膜保留在所述第二栅极电极的第二侧表面处以形成第四栅极电极，其中所述第三栅极电极的栅极长度长于所述第四栅极电极的栅极长度。2.根据权利要求1所述的用于制造半导体器件的方法，其中所述步骤(g)包括以下步骤：(g1)对所述第一膜进行回蚀刻，并且从而在所述第一栅极电极的所述第一侧表面处形成所述第一侧壁部分，并且经由所述第一绝缘膜、所述第一导电膜和所述第二绝缘膜，将所述第一膜保留在所述第一栅极电极的与所述第一侧表面相对的第三侧表面处以形成第二侧壁部分，经由所述第一绝缘膜、所述第一导电膜和所述第二绝缘膜，将所述第一膜保留在所述第二栅极电极的所述第二侧表面处以形成第三侧壁部分，并且经由所述第一绝缘膜、所述第一导电膜和所述第二绝缘膜，将所述第一膜保留在所述第二栅极电极的与所述第二侧表面相对的第四侧表面处以形成第四侧壁部分；(g2)按照覆盖所述第一侧壁部分、所述第二侧壁部分、所述第三侧壁部分和所述第四侧壁部分的方式，在所述第二绝缘膜之上形成掩膜；(g3)将所述掩膜图案化，并且从而去除在所述第二区域中的所述掩膜，并且形成由覆盖所述第一侧壁部分的所述掩膜形成的掩膜图案，并且在所述第一区域中使所述第二侧壁部分从所述掩膜暴露出来；以及(g4)在所述步骤(g3)之后，去除所述第二侧壁部分、所述第三侧壁部分和所述第四侧壁部分。3.根据权利要求1所述的用于制造半导体器件的方法，其中在所述步骤(b)中，在所述半导体衬底的所述主表面的第三区域中，将第一电极与在所述半导体衬底之上的所述第一栅极电极一体化形成，并且将第一虚设电极形成为与在所述半导体衬底之上的所述第一电极间隔隔开；其中在所述步骤(c)中，在所述第三区域中，在所述第一电极的所述表面和所述第一虚设电极的所述表面处形成所述第一绝缘膜；其中在所述步骤(g)中，经由所述第一绝缘膜、所述第一导电
\t膜和所述第二绝缘膜，将所述第一膜保留在所述第一虚设电极的第五侧表面处，从而形成第五侧壁部分；其中在所述步骤(h)中，去除所述第二绝缘膜的从所述第五侧壁部分暴露出来的部分；以及其中在所述步骤(i)中，将第二电极与所述第三栅极电极一体化形成，所述第二电极由在所述第五侧壁部分与所述第一虚设电极之间以及在所述第五侧壁部分与所述半导体衬底之间的所述第一导电膜形成。4.根据权利要求1所述的用于制造半导体器件的方法，其中在所述步骤(b)中，在所述半导体衬底的所述主表面的第四区域中，将第三电极与在所述半导体衬底之上的所述第一栅极电极一体化形成，并且将第二虚设电极形成为与在所述半导体衬底之上的所述第三电极间隔隔开；其中在所述步骤(c)中，在所述第四区域中，在所述第三电极的所述表面和所述第二虚设电极的所述表面处形成所述第一绝缘膜；其中在所述步骤(g)处，在所述第四区域中，去除所述第一膜；其中在所述步骤(i)中，经由所述第一绝缘膜，将所述第一导电膜保留在所述第二虚设电极的第六侧表面处，从而形成第四电极；其中所述第四电极的在与所述第六侧表面垂直的方向上的所述下表面的宽度短于所述第三栅极电极的栅极长度；以及其中在所述步骤(i)中，将所述第四电极与所述第三栅极电极一体化形成。5.根据权利要求1所述的用于制造半导体器件的方法，其中所述第一导电膜的膜厚度大于所述第一膜的膜厚度。6.根据权利要求1...

【专利技术属性】
技术研发人员：三原龙善，筱原正昭，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP