三维半导体器件制造技术

本发明专利技术提供了一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。在所述接触区上，各个电极以这样的方式设置：各个电极中下面的一个电极具有被上面的一个电极所暴露的末端，从而具有阶梯式结构。在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年3月31日在韩国知识产权局提交的韩国专利申请No.10-2015-0045728的优先权，其全部公开内容以引用合并于此。
本专利技术构思的各示例实施例涉及半导体器件，并且特别地，涉及高度集成的三维半导体器件。
技术介绍
需要半导体器件的更高的集成度，以满足消费者对卓越性能和低廉价格的需求。在半导体存储器件的情况下，由于其集成度是确定产品价格的重要因素，因此特别要求增加的集成度。在典型的二维或平面半导体存储器件的情况下，由于其集成度主要由单位存储器单元所占用的面积决定，因此集成度在很大程度上受精细图案形成技术的影响。然而，增加图案精细度所需的极为昂贵的工艺装备对增加二维或平面半导体器件的集成度造成了实际的限制。为了克服这样的限制，提出了包括三维排列的存储器单元的三维(3D)半导体器件。然而，在实现3D半导体存储器件的低成本、大规模生产中存在显著的制造性障碍，特别是在维持或超过其2D对应物的操作可靠性的3D器件的大规模制造中。
技术实现思路
本专利技术构思的各示例实施例提供高度集成的三维半导体器件。根据本专利技术构思的示例实施例，一种三维半导体器件可以包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。在所述接触区上，各个电极以这样的方式设置：各个电极中下面的一个电极具有被其上面的一个电极所暴露的末端，从而具有阶梯式结构。在所述虚设区上，至少两个电极的末端可以具有位于实质上相同的水平位置处的侧壁。在一些实施例中，所述接触区可以进一步包括在第一方向上彼此分隔开并且彼此相对的第一接触区和第二接触区，所述单元阵列区插入于在所述第一接触区和第二接触区之间。所述虚设区可以进一步包括在垂直于所述第一方向的第二方向上彼此分隔开并且彼此相对的第一虚设区和第二虚设区，所述单元阵列区插入在所述第一虚设区和第二虚设区之间。在一些实施例中，所述第一接触区上的电极和所述第二接触区上的电极可以具有相对于彼此对称地排列的末端。在一些实施例中，在所述第二接触区上，至少两个电极的末端可以具有位于实质上相同的水平位置处的侧壁。在一些实施例中，所述第一虚设区上的电极和所述第二虚设区上的电极可以具有相对于彼此对称地排列的末端。在一些实施例中，所述第一虚设区上的电极和所述第二虚设区上的电极可以具有相对于彼此不对称地排列的末端。在一些实施例中，所述半导体器件还可以包括分别与所述接触区上的电极的末端电连接的接触插塞。在一些实施例中，在所述接触区上，电极的末端可以位于相对于所述衬底的顶表面以第一斜率倾斜的平面上，并且在所述虚设区上，电极的末端可以位于相对于所述衬底的顶表面以第二斜率倾斜的平面上。所述第二斜率可以大于所述第一斜率。在一些实施例中，所述半导体器件还可以包括：垂直结构，其设置在所述单元阵列区上以穿过所述堆叠结构；以及存储器元件，其插入在所述垂直结构与所述电极之间。根据本专利技术构思的示例实施例，一种三维半导体器件可以包括：衬底，其包括：在第一方向上彼此相对的第一接触区和第二接触区；在垂直于所述第一方向的第二方向上彼此相对的第一虚设区和第二虚设区；以及位于所述第一接触区与第二接触区之间并且位于所述第一虚设区与第二虚设区之间的单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。所述第一接触区在所述第一方向上的水平长度可以大于所述第一虚设区在所述第二方向上的水平长度。在一些实施例中，所述第一接触区在所述第一方向上的水平长度可以实质上等于位于所述第一接触区上的电极的部分的水平长度中最长的水平长度，并且所述第一虚设区在所述第二方向上的水平长度可以实质上等于位于所述第一虚设区上的电极的部分的水平长度中最长的水平长度。在一些实施例中，所述第二接触区在所述第一方向上的水平长度可以实质上等于所述第一接触区在所述第一方向上的水平长度。在一些实施例中，所述第二接触区在所述第一方向上的水平长度可以小于所述第一接触区在所述第一方向上的水平长度。在一些实施例中，所述第二虚设区在所述第二方向上的水平长度可以实质上等于所述第一虚设区在所述第二方向上的水平长度。在一些实施例中，所述第二虚设区在所述第二方向上的水平长度可以小于所述第一虚设区在所述第二方向上的水平长度。在一些实施例中，在所述第一接触区上，各个电极可以以这样的方式设置：各个电极中下面的一个电极具有被其上面的一个电极所暴露的末端，从而具有阶梯式结构。所述半导体器件还可以包括接触插塞，每一个接触插塞电连接至所述电极中的对应的一个电极的暴露的末端。根据本专利技术构思的示例实施例，一种三维半导体器件可以包括：衬底，其包括阵列区以及包围所述阵列区的第一区到第四区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。所述第一区到第四区中的至少两个相邻的区可以具有彼此不同的宽度。在一些实施例中，所述第一区到第四区中的相对的一对可以具有实质上相同的宽度。在一些实施例中，所述第一区到第四区可以具有彼此不同的宽度。在一些实施例中，所述半导体器件还可以包括接触插塞，其设置在所述第一区到第四区中的一个上，并且电连接至其上的电极的末端。所述第一区到第四区中的所述一个可以具有所述第一区到第四区中最大的宽度。附图说明通过下面结合附图的简要描述，将更加清楚地理解各示例实施例。附图表示本文描述的非限制性的各示例实施例。图1为示出根据本专利技术构思的示例实施例的三维半导体存储器件的示意性布局的示图。图2为示出根据本专利技术构思的示例实施例的三维半导体存储器件的框图。图3为示出根据本专利技术构思的示例实施例的三维半导体存储器件的存储器单元阵列的示意电路图。图4为示出根据本专利技术构思的示例实施例的三维半导体存储器件的存储器单元阵列的透视图。图5A为示出根据本专利技术构思的示例实施例的三维半导体存储器件的存储器单元区域的俯视图。图5B为示出图5A的部分‘A’的放大透视图。图6A为沿着线I-I'截取的图5A的三维半导体存储器件的截面图。图6B为示出图6A的部分‘A’的放大截面图。图7为沿着线II-II'截取的图5A的三维半导体存储器件的截面图。图8为沿着线III-III'截取的图5A的三维半导体存储器件的截面图。图9A为示出根据本专利技术构思的其他示例实施例的三维半导体存储器件的存储器单元区域的俯视图。图9B为示出图9A的部分‘A’的放大透视图。图10为沿着线I-I'截取的图9A的三维半导体存储器件的截面图。图11为沿着线II-II'截取的图9A的三维半导体存储器件的截面图。图12为沿着线III-III'截取的图9A的三维半导体存储器件的截面图。图13A为示出根据本专利技术构思的其他示例实施例的三维半导体存储器件的存储器单元区域的俯视图。图13B为示出图13A的部分‘A’的放大透视图。图14为沿着线I-I'截取的图13A的三维半导体存储器件的截面图。图15为沿着线II-II'截取的图13A的三维半导体存储器件的截面图。图16为沿着线III-III'截取的图13A的三维半导体存储器件的截面图。图17至图24为示出制造根据本专利技术构思的示例实施例的三维半导体器件的方法的截面图。图25为示出包括根据本专利技术构思的示例实施例的三维半导体存储器件的存储器系统本文档来自技高网...

【技术保护点】
一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极，其中，在所述接触区上，所述电极以这样的方式设置：各个电极中下面的一个电极具有被其上面的一个电极所暴露的末端，从而具有阶梯式结构，并且在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。

【技术特征摘要】
2015.03.31 KR 10-2015-00457281.一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极，其中，在所述接触区上，所述电极以这样的方式设置：各个电极中下面的一个电极具有被其上面的一个电极所暴露的末端，从而具有阶梯式结构，并且在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。2.根据权利要求1所述的半导体器件，其中，所述接触区包括在第一方向上彼此分隔开并且彼此相对的第一接触区和第二接触区，所述单元阵列区插入在所述第一接触区和第二接触区之间，并且所述虚设区包括在垂直于所述第一方向的第二方向上彼此分隔开并且彼此相对的第一虚设区和第二虚设区，所述单元阵列区插入在所述第一虚设区和第二虚设区之间。3.根据权利要求2所述的半导体器件，其中，所述第一接触区上的电极和所述第二接触区上的电极具有相对于彼此对称地排列的末端。4.根据权利要求2所述的半导体器件，其中，在所述第二接触区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。5.根据权利要求2所述的半导体器件，其中，所述第一虚设区上的电极和所述第二虚设区上的电极具有相对于彼此对称地排列的末端。6.根据权利要求2所述的半导体器件，其中，所述第一虚设区
\t上的电极和所述第二虚设区上的电极具有相对于彼此不对称地排列的末端。7.根据权利要求1所述的半导体器件，还包括分别与所述接触区上的电极的末端电连接的接触插塞。8.根据权利要求1所述的半导体器件，其中，在所述接触区上，电极的末端位于相对于所述衬底的顶表面以第一斜率倾斜的平面上，并且在所述虚设区上，电极的末端位于相对于所述衬底的顶表面以第二斜率倾斜的平面上，其中，所述第二斜率大于所述第一斜率。9.根据权利要求1所述的半导体器件，还包括：垂直结构，其设置在所述单元阵列区上以穿过所述堆叠结构；以及存储器元件，其插入在所述垂直结构与所述电极之间。10.一种三维半导体器件，包括：衬底，其包括：在第一方向上彼此相对的第一接触区和第二接触区；在垂直于所述第一方向的第二方向上彼此相对的第一虚设区和第二虚设区；以及位于所述第...

【专利技术属性】
技术研发人员：朴照英，李锡元，徐晟准，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR