LTPS阵列基板的制造方法技术

本发明专利技术提供一种LTPS阵列基板的制造方法，所述制造方法包括：在一下层上形成一基层；在所述基层上形成一上层，所述上层包括与所述基层的叠加部和非叠加部，所述非叠加部与所述下层接触；在所述上层上形成一光阻层；在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度。

Method for manufacturing LTPS array substrate

The present invention provides a method for manufacturing a LTPS array substrate and the manufacturing method includes: forming a base in a lower layer; an upper layer formed on the base layer, the upper layer comprises a superposition part and the base and the non overlapping, the non overlapping part and the lower layer to form a contact; a photoresist layer on the upper layer; the photoresist layer is placed in a mask, using lithography process to remove the photoresist layer is not covered by the mask plate and the upper part of the corresponding, wherein the mask plate with the superposition width in a first direction is higher than that of the mask and the non superposition of the corresponding part of the width in the first direction.

【技术实现步骤摘要】

本专利技术涉及显示屏领域，尤其涉及一种LTPS阵列基板的制造方法。
技术介绍
因LTPS(低温多晶硅)液晶显示屏的生产层别多，且对层别的线宽均一性要求较高，生产中因出现不同层别叠加处受光阻流动性出现光阻膜厚薄不一而引发在光刻时叠加处与非叠加处存在差异，造成层别的形成线宽不一，从而无法实现高品质产品的生产和监控。
技术实现思路
为克服现有技术的不足，本专利技术提供一种提升层别的线宽的均一性的LTPS阵列基板的制造方法。本专利技术提供一种LTPS阵列基板的制造方法，所述制造方法包括：在一下层上形成一基层；在所述基层上形成一上层，所述上层包括与所述基层的叠加部和非叠加部，所述非叠加部与所述下层接触；在所述上层上形成一光阻层；在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度。进一步地，所述下层为玻璃板。进一步地，所述基层为多晶硅层，所述上层位栅极膜，利用光刻工艺去除掉未被掩膜板遮盖的栅极膜而形成栅极线。进一步地，所述掩膜板与所述叠加部对应的部分在第一方向上的宽度所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度之间的差值为0.2um。进一步地，所述掩膜板与所述叠加部对应的部分在第二方向上的宽度与所述掩膜板与所述多晶硅层在所述第二方向上的宽度的差值为1.2um，所述第一方向垂直所述第二方向。进一步地，所述多晶硅层呈U形。进一步地，所述栅极线呈长条形。在本专利技术中，在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度，所述掩膜板对应叠加部的宽度大于对应非叠加部的宽度，这样可以缩小在光刻工艺时上层对应叠加部的宽度与在分叠加部的宽度之间的差值，从而使上层的线宽更均匀。附图说明图1为本专利技术LTPS阵列基板的制造方法的较佳实施方式中是涉及到的LTPS阵列基板的示意图。图2为本专利技术LTPS阵列基板的制造方法的较佳实施方式中是涉及到的LTPS阵列基板的另一示意图。图3为本专利技术LTPS阵列基板的制造方法较佳实施方式的流程图。具体实施方式现在，将在下文中参照附图更加充分地描述本专利技术构思，在附图中示出了本专利技术构思的示例性实施例。根据将参照附图更加详细描述的下面的示例性实施例，本专利技术构思的优点和特征以及使它们实现的方法将是清楚的。然而，应该注意的是，本专利技术构思不限于下面的示例性实施例，并且可以以各种形式进行实施。因此，提供示例性实施例仅为了公开本专利技术构思和让本领域技术人员了解本专利技术构思的范畴。在附图中，本专利技术构思的实施例不局限于这里提供的具体示例。除非另外定义，否则在本专利技术公开的实施例中使用的所有术语(包括技术术语和科学术语)具有与本专利技术所属的
的普通技术人员所通常理解的含义相同的含义，并且不需要局限于在描述本专利技术之时所知的特定定义。因此，这些术语可以包括该时刻之后创造的等同术语。进一步将理解的是，诸如在通常使用的字典中定义的这些术语应解释为具有与本说明书中和现有技术的背景下的它们的含义相同的含义，并且除非这里明确这样定义，否则将不以理想化的或过于正式的意义来解释。请参阅图1、图2及图3，在液晶电视的LTPS阵列基板的制造方法实施例中，所述制造方法包括：S301，在一下层10上形成一基层20；在本实施例中，所述下层为玻璃基板，所述基层为一多晶硅层，所述多晶硅层呈U形；S303，在所述基层20上形成一上层30，所述上层包括与所述基层的叠加部和非叠加部，所述非叠加部与所述下层接触；在本实施例中，所述上层为栅极膜；S305，在所述上层30上形成一光阻层40；S307，在所述光阻层40上放置一掩膜板50，利用光刻工艺去除掉未被掩膜板遮盖的光阻层40及所述上层30，其中，利用光刻工艺去除掉未被掩膜板遮盖的栅极膜而形成栅极线，所述栅极线呈长条形，所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度。在本实施例中，所述掩膜板与所述叠加部对应的部分在第一方向上的宽度所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度之间的差值为0.2um。所述掩膜板与所述叠加部对应的部分在第二方向上的宽度与所述掩膜板与所述多晶硅层在所述第二方向上的宽度的差值为1.2um，所述第一方向垂直所述第二方向。所述栅极线呈长条形，所述栅极线的在所述第一方向的线宽为3.0um。在传统方法中，由于所述栅极膜贴服在所述多晶硅层上，所述栅极膜位于所述多晶硅层上的叠加部与非叠加部的厚度不同，在经过光刻工艺后，形成的栅极线的叠加部的宽度小于非叠加部的宽度，造成线宽不一样。而在本专利技术的实施例中，在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度，所述掩膜板对应叠加部的宽度大于对应非叠加部的宽度，这样可以缩小在光刻工艺时上层对应叠加部的宽度与在分叠加部的宽度之间的差值，从而使栅极线的线宽更均匀。虽然已经参照特定实施例示出并描述了本专利技术，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本专利技术的精神和范围的情况下，可在此进行形式和细节上的各种变化。本文档来自技高网...

【技术保护点】
一种LTPS阵列基板的制造方法，其特征在于：所述制造方法包括：在一下层上形成一基层；在所述基层上形成一上层，所述上层包括与所述基层的叠加部和非叠加部，所述非叠加部与所述下层接触；在所述上层上形成一光阻层；在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度。

【技术特征摘要】
1.一种LTPS阵列基板的制造方法，其特征在于：所述制造方法包括：在一下层上形成一基层；在所述基层上形成一上层，所述上层包括与所述基层的叠加部和非叠加部，所述非叠加部与所述下层接触；在所述上层上形成一光阻层；在所述光阻层上放置一掩膜板，利用光刻工艺去除掉未被掩膜板遮盖的光阻层及所述上层，其中所述掩膜板与所述叠加部对应的部分在第一方向上的宽度大于所述掩膜板与所述非叠加部对应的部分在所述第一方向的宽度。2.根据权利要求1所述的制造方法，其特征在于，所述下层为玻璃板。3.根据权利要求2所述的制造方法，其特征在于，所述基层为多晶硅层，所述上层位栅极膜，利...

【专利技术属性】
技术研发人员：王中来，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42