阵列基板及其制造方法和显示面板技术

本发明专利技术提供一种阵列基板的制造方法，包括：提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；向工艺腔内通入等离子体，以使得所述初始过孔在所述等离子体的作用下形成最终过孔；剥离所述第一掩膜图形层。本发明专利技术还提供一种阵列基板和一种显示面板。利用所述制造方法制造的阵列基板没有底切缺陷。

Array substrate, method for manufacturing the same, and display panel

The present invention provides a method for manufacturing an array substrate, which comprises the following steps: providing the initial substrate, the initial substrate includes a first conductive pattern and covered on the first conductive pattern on the first insulating layer, the first conductive pattern includes at least one electrical connection part; in the first insulating layer formed the first mask layer on the first mask layer comprises a plurality of first mask patterns, wherein a through hole is formed on the first mask pattern, the position of the through holes and the electrically connecting the position of the first insulation layer is set on the first mask layer of the dry, in the through hole corresponding to the position of the first insulating layer is formed through the initial hole; the plasma to pass into the process chamber, so that the initial formation of the final hole vias in the plasma under the effect of stripping the second; Mask pattern layer. The invention also provides an array substrate and a display panel. The array substrate fabricated by the manufacturing method has no undercut defects.

【技术实现步骤摘要】

本专利技术涉及显示装置的制造领域，具体地，涉及一种阵列基板的制造方法、由该方法制得的阵列基板和一种包括该阵列基板的显示面板。
技术介绍
液晶显示装置包括阵列基板，该阵列基板包括第一透明电极和第二透明电极，利用第一透明电极和第二透明电极之间形成的电容来驱动液晶分子旋转。第一透明电极和第二透明电极中的一者为像素电极，第一透明电极和第二透明电极中的另一者为公共电极。通常，需要分别向第一透明电极和第二透明电极提供电压信号。以第一透明电极为例，利用第一导电图形向第一透明电极提供电压信号，第一导电图形与第一透明电极之间形成有第一绝缘层，第一透明电极通过贯穿第一绝缘层的过孔与第一导电图形电连接。通常，通过干刻法形成所述过孔。如图1(a)所示，在第一绝缘层200上形成第一掩膜图形层，该第一掩膜图形层包括多个第一掩膜图形300，该第一掩膜图形300上形成有通孔300a。干刻形成过孔后，过孔的底部形成有倒角(如图1(a)中的I区域中所示的部分)。形成了过孔后，沉积透明导电膜400，由于倒角的存在，透明导电膜400在过孔侧壁上的部分与过孔底壁上的部分断开，这种断开被称为底切缺陷。如何防止透明电极位于过孔中的部分出现底切缺陷成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种阵列基板的制造方法、由该制造方法制得的阵列基板、包括该阵列基板的显示面板。利用所述制造方法制成的阵列基板中，至少可以减少透明电极位于过孔中的部分出现底切的现象。为了实现上述目的，作为本专利技术的一个方面，提供一种阵列基板的制造方法，所述制造方法包括：提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；剥离所述第一掩膜图形层。优选地，向所述工艺腔内通入等离子体的步骤包括：对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10-4Pa；向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm，所述第一预设工艺参数包括：放电电压为40V至50V，加速电压为150V至250V，对所述第一绝缘层进行处理持续的时间为50s至70s。优选地，所述制造方法还包括：形成第二掩膜图形层，所述第二掩膜图形层包括分别位于各个所述最终过孔中的多个第二掩膜图形；向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；剥离所述第二掩膜图形层。优选地，所述第二预设工艺参数与所述第一预设工艺参数相同。优选地，形成所述第一掩膜图形层的步骤包括：在所述第一绝缘层上涂敷第一光刻胶层；利用掩膜板对所述第一光刻胶层进行曝光；对曝光后的第一光刻胶层进行显影，以获得所述第一掩膜图形层；形成所述第二掩膜图形层的步骤包括：在形成有最终过孔的第一绝缘层上涂敷第二光刻胶层，所述第一光刻胶层与所述第二光刻胶层中的一者由正性光刻胶形成，所述第一光刻胶层和所述第二光刻胶层中的另一者由负性光刻胶形成；利用所述掩膜板对所述第二光刻胶层进行曝光；对曝光后的第二光刻胶层进行显影，以获得所述第二掩膜图形层。优选地，所述制造方法还包括：形成包括第一透明电极的图形，所述第一透明电极的部分材料位于最终过孔中，以与所述电连接部电连接。优选地，所述第一绝缘层包括从下至上依次设置的过渡层、主体层和顶层，所述过渡层、所述顶层、所述主体层的成分相同，且过渡层的密度小于所述主体层的密度。优选地，所述初始基板包括第二透明电极、位于所述第二透明电极和所述第一导电图形之间的所述第一绝缘层，所述第一绝缘层位于所述第二透明电极上方，所述第一导电图形包括公共电极线。优选地，所述第一导电图形包括源极和漏极，所述初始基板还包括位于所述第一导电图形上方的第二绝缘层、设置在所述第二绝缘层上的第二透明电极，所述第一绝缘层位于所述第二透明电极上方，所述第二绝缘层上与所述电连接部对应的位置设置有凹槽，所述凹槽贯穿所述第二绝缘层。优选地，所述第一绝缘层的成分为硅的氮化物。作为本专利技术的另一个方面，提供一种阵列基板，其中，所述阵列基板由本专利技术所提供的上述制造方法制得。作为本专利技术的第三个方面，提供一种显示面板，所述显示面板包括阵列基板，其中，所述阵列基板为本专利技术所提供的上述阵列基板。在本专利技术所提供的方法中，形成了初始过孔后，通入不与第一绝缘层反应的等离子体，会对形成有初始过孔的第一绝缘层进行垂直方向的削减，因此可以将初始过孔上的倒角刻蚀掉，以形成所述最终过孔。由于在执行等离子话的步骤时，第一绝缘层上仍然形成有第一掩膜图形层，因此，第一掩膜图形下方的部分不会被刻蚀，不会影响所述第一绝缘层的其他部分的结构。并且，在所述制造方法中也不需要引入新的掩膜板，降低了所述制造方法的成本。剥离了所述第一掩膜图形层后，可以直接形成第一透明电极，也可以对形成有所述最终过孔的第一绝缘层进行进一步的处理，然后再形成第一透明电极。由于所述最终过孔的侧壁是连续的，因此，第一透明电极位于所述最终过孔中的部分可以与所述最终过孔的侧壁贴合，不会产生断裂、开口等缺陷，从而避免了在所述第一绝缘层处产生断裂的缺陷，提高了所述阵列基板的良率。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1(a)是现有技术中，衬底上形成有贯穿钝化层的过孔的示意图；图1(b)是在图1(a)中所获得的衬底上形成像素电极后、像素电极上产生缺口的示意图；图2(a)是本专利技术所提供的方法中，对形成有初始过孔的初始基板进行等离子处理的示意图；图2(b)是等离子处理后，形成最终过孔的示意图；图2(c)是形成有最终过孔的衬底剥离掩膜图形后的示意图；图2(d)是在剥离掩膜图形的衬底上形成光刻胶的示意图；图2(e)是对光刻胶进行图形化、获得了第二掩膜图形的示意图；图2(f)是对形成有第二掩膜图形的第一绝缘层进行等离子化后的示意图；图2(g)是剥离了第二掩膜图形后的基板的示意图；图2(h)是透明导电膜与最终过孔的接触情况示意图；图3(a)是一种实施方式的阵列基板的第一绝缘层上形成初始过孔后的示意图；图3(b)是图3(a)中II处的放大图；图3(c)是另一种实施方式的阵列基板的第一绝缘层上形成初始过孔过后的示意图；图3(d)是图3(c)中II处的放大图；图3(e)是图3(d)中的基板形成第一透明电极后的示意图；图4(a)是另一种实施的阵列基板的初始基板的示意图；图4(b)是图4(a)中的初始基板上的钝化膜形成初始过孔后的示意图；图4(c)是图4(本文档来自技高网...

【技术保护点】
一种阵列基板的制造方法，其特征在于，所述制造方法包括：提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；剥离所述第一掩膜图形层。

【技术特征摘要】
1.一种阵列基板的制造方法，其特征在于，所述制造方法包括：提供初始基板，所述初始基板包括第一导电图形和覆盖在所述第一导电图形上的第一绝缘层，所述第一导电图形包括至少一个电连接部；在所述第一绝缘层上形成第一掩膜图形层，所述第一掩膜图形层包括多个第一掩膜图形，所述第一掩膜图形上形成有通孔，所述通孔的位置与所述电连接部的位置对应；对设置有所述第一掩膜图形层的第一绝缘层进行干刻，以在所述通孔对应的位置形成贯穿所述第一绝缘层的初始过孔；向工艺腔内通入等离子体，在第一预设工艺参数下对形成有初始过孔的第一绝缘层进行处理，以使得所述初始过孔在所述等离子体的作用下形成最终过孔，所述最终过孔的侧壁连续，且所述最终过孔的一部分形成在所述电连接部上，所述等离子体由不与所述第一绝缘层发生化学反应的惰性气体等离子化而成；剥离所述第一掩膜图形层。2.根据权利要求1所述的制造方法，其特征在于，向工艺腔内通入等离子体的步骤包括：对所述工艺腔进行抽真空，使得所述工艺腔内本底真空度为5×10-4Pa至7×10-4Pa；向抽真空后的工艺腔内通入氩气，并对所述氩气进行等离子化获得所述等离子体，所述氩气的流量为4sccm至6sccm，所述第一预设工艺参数包括：放电电压为40V至50V，加速电压为150V至250V，对所述第一绝缘层进行处理持续的时间为50s至70s。3.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：形成第二掩膜图形层，所述第二掩膜图形层包括分别位于各个所述最终过孔中的多个第二掩膜图形；向所述工艺腔内通入所述等离子体，在第二预设工艺参数下对形成有所述最终过孔的第一绝缘层进行减薄；剥离所述第二掩膜图形层。4.根据权利要求3所述的制造方法，其特征在于，所述第二预设工艺参数与所述第一预设工艺参数相同。5.根据权利要求3所述的制造方法，其特征在于，形成所述第一掩膜图形层...

【专利技术属性】
技术研发人员：段献学，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京;11