阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、显示面板及显示装置，包括：一衬底基板，位于衬底基板一侧的多条扫描线和多条数据线，多条扫描线沿第一方向并排排列，多条数据线沿第二方向并排排列，且多条扫描线和多条数据线绝缘交叉限定多个子像素；子像素包括薄膜晶体管，薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，有源层包括沟道区域，在垂直于阵列基板的方向上，有源层与栅极交叠的区域为沟道区域；沟道区域包括在第二方向上相对的两个边缘，边缘的延伸方向与第一方向具有第一夹角，第一夹角大于0°且小于等于40°。本发明专利技术能提高薄膜晶体管中图形的曝光稳定性，并使开口率有一定程度的提高。

Array substrate, display panel and display device

The invention discloses an array substrate, display panel and display device includes a substrate, a plurality of scanning lines located on one side of the substrate and a plurality of data lines, a plurality of scanning lines arranged in parallel along a first direction, a plurality of data lines arranged side by side along the second direction, and a plurality of scanning lines and a plurality of the data line insulated cross limit a plurality of sub pixels; sub pixel includes a thin film transistor, thin film transistor including an active layer, a gate, the source is located on the side of the substrate electrode and the drain electrode, an active layer including a channel region in the direction perpendicular to the array substrate, an active layer and a gate overlap area for channel region; channel region includes two opposite edges in the second direction, the first direction and the extending direction of the edge has a first angle, the first angle greater than 0 degrees and less than or equal to 40 degrees. The invention can improve the exposure stability of the patterns in the thin film transistors and increase the aperture rate to a certain extent.

【技术实现步骤摘要】
阵列基板、显示面板及显示装置
本专利技术涉及显示
，特别涉及一种阵列基板、包括该阵列基板的显示面板以及包括该显示面板的显示装置。
技术介绍
液晶显示装置具有无辐射、轻薄和省电等优点，已广泛应用于各种信息、通讯、消费性电子产品中。液晶显示装置通常包括一显示面板，显示面板包括彼此相对设置的阵列基板和彩膜基板，以及设置在该两个基板之间的液晶层。阵列基板包括扫描线和数据线，扫描线和数据线彼此绝缘交叉以限定多个子像素；每个子像素包括像素电极、公共电极和薄膜晶体管，像素电极与薄膜晶体管的漏极电连接。显示时，通过在扫描线上施加扫描信号，使与扫描线连接的薄膜晶体管导通，数据线的上施加的数据电压通过导通的薄膜晶体管对像素电极进行充电，从而在像素电极与公共电极之间形成电场，进而驱动液晶旋转，实现图像显示。随着显示技术的不断发展，人们对于高PPI(PixelsPerInch，每英寸像素数目)、甚至超高PPI的需求越来越高。然而，伴随着显示面板PPI的不断提高，像素排列也越来越紧密，每个子像素的尺寸越来越小，这不仅给显示面板的器件设计带来了巨大挑战，同时也引发诸多令人头疼的难题，比如像素开口率由于受工艺制程对线宽线距要求的影响，成为瓶颈；亦或在曝光工艺制程中，由于相邻子像素中需形成的图形之间的间距越来越小，使得图形之间的曝光量越来越少，无法得到稳定的曝光，从而造成曝光工艺的不良并造成显示面板的不良。
技术实现思路
有鉴于此，本专利技术提供一种阵列基板、包括该阵列基板的显示面板以及包括该显示面板的显示装置，以解决现有技术中存在的诸多问题。第一方面，本专利技术实施例提供一种阵列基板，包括：一衬底基板，位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。第二方面，本专利技术实施例提供一种显示面板，包括上述第一方面所提供的阵列基板。第三方面，本专利技术实施例还提供一种显示装置，包括上述第二方面所提供的显示面板。与现有技术相比，本专利技术提供的阵列基板、显示面板及显示装置由于将薄膜晶体管的沟道区域在第二方向上相对的两个边缘的延伸方向(以下称为沟道区域的延伸方向)与第一方向具有第一夹角，第一夹角大于0°且小于等于40°，使得在制作该阵列基板时，在形成薄膜晶体管的曝光工艺制程中，由于沟道区域的延伸方向相对第一方向具有一定的倾斜，使得相邻两个子像素的薄膜晶体管中同种膜层结构对应图形的相对长度变小，图形间的曝光量得到增加，从而增加了曝光稳定性，提高了阵列基板的制作成功率。此外，由于沟道倾斜后，子像素中薄膜晶体管的部分膜层也需要倾斜，从而与阵列基板上其他膜层的重叠面积发生变化，使得开口率得到一定程度的提高。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种阵列基板的俯视示意图；图2是本专利技术实施例提供的一种阵列基板的的局部俯视示意图；图3是图2中沿aa’方向的剖视示意图；图4是图2中部分膜层的俯视示意图；图5是现有技术提供的一种阵列基板的局部俯视图；图6是图5中部分膜层的俯视示意图；图7是本专利技术实施例提供的另一种阵列基板的局部俯视示意图；图8是图7中沿bb’方向的剖视示意图；图9是图7中部分膜层的俯视示意图；图10是本专利技术实施例提供的又一种阵列基板的局部俯视示意图；图11是图10中部分膜层的俯视示意图；图12是本专利技术实施例提供的再一种阵列基板的局部俯视示意图；图13是图12中沿cc’方向的剖视示意图；图14是图10中部分膜层的俯视示意图；图15是本专利技术实施例提供的另一种阵列基板的局部俯视示意图；图16是图15中沿dd’方向的剖视示意图；图17是图15中部分膜层的俯视示意图；图18是本专利技术实施例提供的又一种阵列基板的局部俯视示意图；图19是图18中沿ee’方向的剖视示意图；图20是图18中部分膜层的俯视示意图；图21是本专利技术实施例提供的再一种阵列基板的局部俯视示意图；图22是图21中部分膜层的俯视示意图；图23是本专利技术实施例提供的另一种阵列基板的局部俯视示意图；图24是图23中部分膜层的俯视示意图；图25是本专利技术实施例提供的又一种阵列基板的局部俯视示意图；图26是图25中部分膜层的俯视示意图；图27是本专利技术实施例提供的再一种阵列基板的局部俯视示意图；图28是本专利技术实施例提供的一种显示面板的结构示意图；图29是本专利技术实施例提供的一种显示面板的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供一种阵列基板，包括一衬底基板，位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。请参考图1-图4，图1是本专利技术实施例提供的一种阵列基板的俯视示意图，图2是本专利技术实施例提供的一种阵列基板的局部俯视示意图，图3是图2中沿aa’方向的剖视示意图，图4是图2中部分膜层的俯视示意图。该阵列基板包括一衬底基板100，位于衬底基板100一侧的多条扫描线101和多条数据线102，多条扫描线101沿第一方向x并排排列，多条数据线102沿第二方向y并排排列，且多条扫描线101和多条数据线102绝缘交叉限定多个子像素；子像素包括薄膜晶体管103，薄膜晶体管103包括位于衬底基板100一侧的有源层1031、栅极1032、源极1033和漏极1034，有源层1031包括沟道区域C，在垂直于该阵列基板的方向上，有源层1031与栅极1032交叠的区域为沟道区域C；沟道区域C包括在第二方向y上相对的两个边缘，边缘的延伸方向R与第一方向x具有第一夹角α，第一夹角α大于0°且小于等于40°。需要说明的是，本实施例中，以薄膜晶体管103为顶栅结构进行说明，即栅极1032位于有源层1031远离衬底基板100的一侧，如图所示。在本专利技术其他可选的实施方式中，薄膜晶体管也可以是底栅结构，本文档来自技高网...

【技术保护点】
一种阵列基板，包括一衬底基板，其特征在于，还包括：位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。

【技术特征摘要】
1.一种阵列基板，包括一衬底基板，其特征在于，还包括：位于所述衬底基板一侧的多条扫描线和多条数据线，所述多条扫描线沿第一方向并排排列，所述多条数据线沿第二方向并排排列，且所述多条扫描线和所述多条数据线绝缘交叉限定多个子像素；所述子像素包括薄膜晶体管，所述薄膜晶体管包括位于所述衬底基板一侧的有源层、栅极、源极和漏极，所述有源层包括沟道区域，在垂直于所述阵列基板的方向上，所述有源层与所述栅极交叠的区域为所述沟道区域；所述沟道区域包括在所述第二方向上相对的两个边缘，所述边缘的延伸方向与所述第一方向具有第一夹角，所述第一夹角大于0°且小于等于40°。2.根据权利要求1所述的阵列基板，其特征在于，在所述第二方向上任意相邻的两个所述子像素的所述沟道区域在所述第二方向上相对的两个边缘的延伸方向平行。3.根据权利要求1所述的阵列基板，其特征在于，所述子像素还包括像素电极和公共电极，所述像素电极和/或所述公共电极包括至少一个条状的子电极，所述子电极的延伸方向与所述第一方向具有第二夹角，所述第二夹角大于0°且小于等于20°。4.根据权利要求3所述的阵列基板，其特征在于，所述边缘的延伸方向与所述子电极的延伸方向平行。5.根据权利要求3所述的阵列基板，其特征在于，所述第二夹角大于等于5°且小于等于10°。6.根据权利要求3所述的阵列基板，其特征在于，所述像素电极位于所述公共电极远离所述衬底基板的一侧，所述像素电极包括至少一个所述子电极；或者所述公共电极位于所述像素电极远离所述衬底基板的一侧，所述公共电极包括至少一个所述子电极；或者所述像素电极和所述公共电极均包括至少一个所述子电极，所述像素电极的子电极和所述公共电极的子电极交替间隔排布。7.根据权利要求3所述的阵列基板，其特征在于，在所述第一方向上相邻的两个所述子像素的所述子电极的延伸方向关于所述第二方向呈轴对称。...

【专利技术属性】
技术研发人员：张磊，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建,35