阵列基板、显示面板及显示装置制造方法及图纸

本发明专利技术实施例公开了一种阵列基板、显示面板及显示装置。所述阵列基板包括：基板；形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；所述像素单元包括薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线电连接，源极与所述数据线电连接，漏极与所述像素单元的像素电极电连接；所述薄膜晶体管的沟道区的有效长度大于或者等于所述像素单元沿所述扫描线延伸方向长度的三分之一。本发明专利技术实施例降低了显示面板的漏电流，提升了显示面板在低频驱动时的显示效果。

Array substrate, display panel and display device

The embodiment of the invention discloses an array substrate, a display panel and a display device. The array substrate comprises a substrate formed on the substrate; a plurality of scanning lines and a plurality of data lines, a plurality of scanning lines and the data lines cross insulation defining a plurality of pixel unit; the pixel unit includes a thin film transistor, the gate of the thin film transistor and the scanning the line is electrically connected to the source electrode is connected with the data line, the pixel electrode leakage pole and the pixel cell is connected; the effective length of the thin film transistor channel region is greater than or equal to the pixel length along the extending direction of the scanning line 1/3. The embodiment of the invention reduces the leakage current of the display panel, and improves the display effect of the display panel under low frequency driving.

【技术实现步骤摘要】
阵列基板、显示面板及显示装置
本专利技术实施例涉及显示
，尤其涉及一种阵列基板、显示面板及显示装置。
技术介绍
随着显示技术的发展，液晶显示产品的显示效果不断地得到改善，从而使液晶显示产品的应用越来越广泛。显示产品的功耗与显示驱动频率成正比，为降低产品的功耗需要降低显示驱动频率。然而，目前的显示产品在降低驱动频率后，由于漏电流的存在，在保持阶段，像素电极电压不断减小，显示画面容易出现闪烁，影响显示效果。
技术实现思路
本专利技术提供了一种阵列基板、显示面板及显示装置，以降低显示面板的漏电流，实现显示面板的低频驱动，并提升低频驱动下的显示效果。本专利技术实施例的一方面提供了一种阵列基板，所述阵列基板包括：基板；形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；所述像素单元包括薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线电连接，源极与所述数据线电连接，漏极与所述像素单元的像素电极电连接；所述薄膜晶体管的沟道区的有效长度大于或者等于所述像素单元沿所述扫描线延伸方向长度的三分之一。本专利技术实施例的另一方面还提供了一种显示面板，所述显示面板包括本专利技术任意实施例所述的阵列基板。本专利技术实施例的又一方面还提供了一种显示装置，所述显示装置包括本专利技术任意实施例所述的显示面板。本专利技术实施例通过设置薄膜晶体管的沟道区的有效长度大于或者等于像素单元沿扫描线延伸方向长度的三分之一，增大了薄膜晶体管的阻值，而薄膜晶体管两端的压差一定，从而降低了薄膜晶体管中的漏电流，使得像素电极电压变化减小，使得显示面板能够在低频率驱动的条件下避免漏电流过大引起的闪烁问题，从而实现了显示面板的低频驱动，节省了显示面板的功耗。附图说明图1是本专利技术实施例提供的一帧画面内像素电极电压变化示意图；图2是本专利技术实施例提供的一种阵列基板的示意图；图3是图2中阵列基板沿剖面线E-E的剖面图；图4是本专利技术实施例提供的又一种阵列基板的示意图；图5是本专利技术实施例提供的又一种阵列基板的示意图；图6是本专利技术实施例提供的又一种阵列基板的示意图；图7是图6中阵列基板沿剖面线F-F的剖面图；图8是本专利技术实施例提供的一种显示面板的示意图；图9是本专利技术实施例提供的一种显示面板的透视图；图10是本专利技术实施例提供的一种显示装置的示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1是本专利技术实施例提供的一帧画面内像素电极电压变化示意图，参考图1，Vg为施加到扫描线的栅极驱动信号，Vp为像素电极电压，显示面板在显示时将每一帧画面分为画面充电阶段c和画面保持阶段e，在画面充电阶段c，栅极驱动信号Vg为高电平，与像素电极连接的薄膜晶体管导通，对像素电极充电，使像素电极电压Vp达到相应的灰阶电压，即将整个画面所要显示的信息完成写入；在画面保持阶段e，栅极线给定某一直流信号或不给信号，薄膜晶体管关闭，直到下一帧信号开始。由于漏电流的影响，在保持阶段e，像素电极会通过薄膜晶体管漏电，像素电极电压Vp随着时间不断减小。若降低显示面板的驱动频率，则保持阶段e的时间变长，像素电极电压Vp的减小量较大，在保持阶段像素电极电压Vp无法满足画面显示要求，容易出现闪烁，影响显示效果。为解决上述问题，本专利技术提供了一种阵列基板，图2是本专利技术实施例提供的一种阵列基板的示意图，图3是图2中阵列基板沿剖面线E-E的剖面图，参考图2和图3，所述阵列基板包括：基板10，形成在基板10上的多条扫描线110和多条数据线120，多条扫描线110和多条数据线120绝缘交叉限定多个像素单元130。像素单元130包括薄膜晶体管131，薄膜晶体管131的栅极210与扫描线110电连接，源极220与数据线120电连接，漏极230与像素单元130的像素电极132电连接。薄膜晶体管131的沟道区的有效长度(L1+L2+L3)大于或者等于像素单元130沿扫描线110延伸方向长度A的三分之一。其中，薄膜晶体管131的栅极210与扫描线110在同一工艺中形成，栅极210可以为属于扫描线110的一部分，图2中并未进行区分。薄膜晶体管131的沟道区即薄膜晶体管131的有源层240与扫描线110或栅极210的交叠部分，沟道区的有效长度即薄膜晶体管131的有源层240与扫描线110或栅极210的交叠部分的长度。参考图3，像素单元130还包括公共电极133(并未在图2中示出)。具体的，薄膜晶体管131的沟道区有效长度与薄膜晶体管131的阻值具有一定的正比例关系，沟道区有效长度增大，薄膜晶体管131的阻值相应的增大。本实施例通过设置薄膜晶体管131的沟道区的有效长度大于或者等于像素单元130沿扫描线110延伸方向长度A的三分之一，增大了薄膜晶体管131的阻值，而薄膜晶体管131两端的电压一定，从而降低了薄膜晶体管131的漏电流，使得像素电极电压的变化减小，避免了像素电极电压减小量过大使显示画面出现闪烁，从而提升了低频驱动时的显示效果。可选的，参考图2，与薄膜晶体管131的源极220电连接的数据线120和薄膜晶体管131的漏极230之间至少间隔一条数据线120。这样设置，使得薄膜晶体管131的漏极230与源极220沿扫描线110之间的距离增大，使得薄膜晶体管131的有源层240与扫描线110或栅极210对应的区域的长度可以更长，即沟道区的有效长度可以更长，进一步增大了薄膜晶体管131的阻值，从而进一步降低了漏电流，进一步提升了低频驱动时的显示效果。需要说明的是，图2中仅示出了与薄膜晶体管131的源极220电连接的数据线120和薄膜晶体管131的漏极230之间间隔一条数据线120的情况，并非对本专利技术的限定。可选的，参考图2，与所述薄膜晶体管131的漏极230相邻的两条数据线120中，到与薄膜晶体管131的源极220电连接的数据线120距离较近的为第一数据线，另一条为第二数据线，薄膜晶体管131的漏极230到第一数据线的距离A1可以大于到第二数据线的距离A2。这样设置，进一步增大了薄膜晶体管131的漏极230与源极220沿扫描线110之间的距离，使得薄膜晶体管131的有源层240与扫描线110或栅极210对应的区域的长度可以更长，即沟道区的有效长度可以更长，进一步增大了薄膜晶体管131的阻值，从而进一步降低了漏电流，进一步提升了低频驱动时的显示效果。图4是本专利技术实施例提供的又一种阵列基板的示意图，参考图4，薄膜晶体管131的源极220还可以和与薄膜晶体管131的漏极230相邻的数据线120之一电连接。这样设置，使得薄膜晶体管131无需跨越两个或多个像素单元130，使得扫描线110可以做的更窄，在增大薄膜晶体管131的沟道区有效长度的同时，保证了像素单元130具有较高的开口率。可选的，参考图4，薄膜晶体管131的漏极230到与薄膜晶体管131的源极220电连接的数据线120的距离B1大于到另一条与薄膜晶体管131的漏极230相邻的数据线120的距离B2。通过设置B1大于B2使得薄膜晶体131的沟道区长度大于像素单元130沿扫描线110延伸方向长度A的二本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：基板；形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；所述像素单元包括薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线电连接，源极与所述数据线电连接，漏极与所述像素单元的像素电极电连接；所述薄膜晶体管的沟道区的有效长度大于或者等于所述像素单元沿所述扫描线延伸方向长度的三分之一。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基板；形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；所述像素单元包括薄膜晶体管，所述薄膜晶体管的栅极与所述扫描线电连接，源极与所述数据线电连接，漏极与所述像素单元的像素电极电连接；所述薄膜晶体管的沟道区的有效长度大于或者等于所述像素单元沿所述扫描线延伸方向长度的三分之一。2.根据权利要求1所述的阵列基板，其特征在于，与所述薄膜晶体管的源极电连接的数据线和所述薄膜晶体管的漏极之间至少间隔一条所述数据线。3.根据权利要求2所述的阵列基板，其特征在于，与所述薄膜晶体管的漏极相邻的两条数据线中，到与所述薄膜晶体管的源极电连接的所述数据线距离较近的为第一数据线，另一条为第二数据线，所述薄膜晶体管的漏极到所述第一数据线的距离大于到所述第二数据线的距离。4.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管的源极和与所述薄膜晶体管的漏极相邻的所述数据线之一电连接。5.根据权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管的漏极到与所述薄膜晶体管的源极电连接的所述数据线的距离大于到另一条与所述薄膜晶体管的漏极相邻的所述数据线的距离。6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述薄膜晶体管的沟道区的有效长度大于所述薄膜晶体管的源...

【专利技术属性】
技术研发人员：简守甫，孙丽娜，王一明，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海,31