一种浮栅型闪存及其制备方法技术

本发明专利技术涉及非易失性存储器制造技术领域，尤其涉及一种浮栅型闪存及其制备方法，在浮栅蚀刻完之后，在硅片上沉积氧化硅与氮化硅，然后用干法蚀刻的方式形成氮化硅隔离薄膜，接着沉积一层氧化硅作为氮化硅湿法蚀刻的硬掩膜版，再用湿法的方式去除浮栅和字线（即漏极）之外的氮化硅和硅片表面的氧化硅，从而形成浮栅和字线之间的氮化硅隔离侧墙；该氮化硅隔离侧墙在浮栅与字线之间形成有效的隔离，且具有极薄的厚度，不会影响器件的编程效率；本发明专利技术浮栅型闪存的制备方法一方面实现了减薄浮栅与字线之间隔离层的厚度，另一方面有效提高了器件的编程效率。

【技术实现步骤摘要】

本专利技术涉及非易失性存储器制造
，尤其涉及一种浮栅型闪存及其制备方法。
技术介绍
在浮栅型闪存中，字线（WL）与浮栅（FG）之间的隔离层厚度直接影响浮栅型闪存的写入效率，现有方式一般采用高温氧化（High Temperature Oxidation，HTO）的方式隔离，这种方式的优势是工艺过程较简单。但因为字线与浮栅之间的隔离层厚度直接决定浮栅的隔离性能以及浮栅型闪存的编程效率，现有做法在控制栅（CG）形成完之后再用HTO方式形成侧墙结构，利用该HTO方式形成的侧墙结构来隔离FG与WL的方法需要较厚的隔离层才能实现较好的隔离；基于目前的工艺流程，想要增加浮栅型闪存的编程效率，比较有效的方式是减小浮栅至字线之间隔离层的厚度，但是这种方式会影响浮栅与字线之间的隔离，从而影响整个器件的工作性能。
技术实现思路
鉴于上述技术问题，本专利技术优化工艺顺序，采用一层较薄的氮化硅薄膜就能将浮栅与字线很好地隔离，同时保证并提高整个浮栅型闪存器件的编程效率。本专利技术解决上述技术问题的主要技术方案为：一种浮栅型闪存，其特征在于，包括：衬底，及按照从下至上的顺序依次覆盖于所述衬底之上的遂穿氧化层、浮栅、绝缘层和控制栅；以及漏极，临近所述浮栅设置于所述遂穿氧化层之上，且所述漏极与所述浮栅之间设置有一氮化硅隔离薄膜。优选的，上述的浮栅型闪存还包括：擦除栅，设置于所述遂穿氧化层之上且位于所述浮栅远离所述漏极的一侧；并且所述擦除栅与所述浮栅之间、及与所述控制栅之间均设置有隔离氧化层。优选的，上述的浮栅型闪存中，所述衬底为硅衬底，所述绝缘层为氧化硅/氮化硅/氧化硅绝缘层。本专利技术还提供一种浮栅型闪存的制备方法，其特征在于，包括：提供一硅衬底，于所述衬底之上按照从下至上的顺序依次沉积遂穿氧化层、浮栅多晶硅层、绝缘材料层及控制栅多晶硅层；刻蚀所述控制栅多晶硅层、所述绝缘材料层及所述浮栅多晶硅层，以于所述遂穿氧化层之上形成由下至上叠置的浮栅、绝缘层和控制栅；于所述浮栅、所述绝缘层和所述控制栅的侧壁沉积形成一氮化硅隔离薄膜；临近所述浮栅于所述遂穿氧化层之上形成漏极，且所述漏极与所述浮栅之间的所述氮化硅隔离薄膜形成侧墙，以隔离所述漏极与所述浮栅。优选的，上述的制备方法中，沉积形成所述绝缘材料层的步骤包括：于所述浮栅多晶硅层之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层，以形成氧化硅/氮化硅/氧化硅绝缘材料层。优选的，上述的制备方法中，所述形成由下至上叠置的浮栅、绝缘层和控制栅的步骤包括：于所述控制栅多晶硅层之上沉积硬掩膜层，以所述掩膜层为掩膜干法刻蚀所述控制栅多晶硅层和所述绝缘材料层，以形成所述控制栅和所述绝缘层；以及于所述控制栅和所述绝缘层的侧壁和上表面沉积氧化膜阻挡层，并以所述氧化膜阻挡层为掩膜干法刻蚀所述浮栅多晶硅层，以形成所述浮栅。优选的，上述的制备方法中，所述沉积形成一氮化硅隔离薄膜的步骤包括：于暴露的所述遂穿氧化层的上表面、所述控制栅的上表面及所述控制栅、所述绝缘层和所述浮栅的侧壁沉积第三氧化硅层和氮化硅；干法刻蚀去除位于所述控制栅及所述遂穿氧化层的上表面上的氮化硅，以于所述浮栅、所述绝缘层及所述控制栅的侧壁形成所述氮化硅隔离薄膜。优选的，上述的制备方法中，形成所述漏极之前，所述制备方法还包括：于所述第三氧化硅层的上表面及所述氮化硅隔离薄膜的表面沉积第四氧化硅层；光刻去除所述浮栅远离待形成的所述漏极一侧的所述第四氧化硅层；以剩余的所述第四氧化硅层为掩膜，湿法刻蚀去除暴露的氮化硅隔离薄膜；以及湿法刻蚀去除剩余的第四氧化硅层，以暴露位于所述浮栅临近待形成的所述漏极一侧的氮化硅隔离薄膜，形成所述侧墙。优选的，上述的制备方法，采用磷酸进行湿法刻蚀去除暴露的氮化硅隔离薄膜，采用氢氟酸进行湿法刻蚀去除剩余的第四氧化硅层。优选的，上述的制备方法，形成所述侧墙后所述制备方法还包括：于所述浮栅形成有所述侧墙一侧的所述遂穿氧化层之上制备漏极，并于所述浮栅未形成有侧墙一侧的所述遂穿氧化层之上制备擦除栅。上述技术方案具有如下优点或有益效果：本专利技术在浮栅蚀刻完之后，在硅片上沉积氧化硅与氮化硅，然后用干法蚀刻的方式形成氮化硅隔离薄膜，接着沉积一层氧化硅作为氮化硅湿法蚀刻的硬掩膜版，再用湿法的方式去除浮栅和字线（即漏极）之外的氮化硅和硅片表面的氧化硅，从而形成浮栅和字线之间的氮化硅隔离侧墙；该氮化硅隔离侧墙在浮栅与字线之间形成有效的隔离，且具有极薄的厚度，不会影响器件的编程效率；本专利技术浮栅型闪存的制备方法一方面实现了减薄浮栅与字线之间隔离层的厚度，另一方面有效提高了器件的编程效率。附图说明参考所附附图，以更加充分地描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1为本专利技术的浮栅型闪存的结构图；图2~图7为本专利技术的制备方法中各个步骤所对应的结构图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。当然除了这些详细描述外，本专利技术还可以具有其他实施方式。本专利技术所提供的浮栅型闪存，可参照图1所示，具体包括：衬底1（优选的为硅衬底）及按照从下至上的顺序依次覆盖于衬底1之上的遂穿氧化层2、浮栅（FG）31、绝缘层（优选的为氧化硅/氮化硅/氧化硅绝缘层，即ONO层）42和控制栅（CG）51；漏极（作为该浮栅型闪存的字线WL）10，临近浮栅31设置于遂穿氧化层2之上，并且在漏极10与浮栅31之间设置有一氮化硅隔离薄膜91；擦除栅（EG）11，设置于遂穿氧化层2之上且位于浮栅31远离漏极10的一侧，并且擦除栅11与浮栅31及控制栅51之间设置有隔离氧化层12。需要注意的是，本专利技术的浮栅型闪存还包括源极（作为该浮栅型闪存的位线BL）以及相关必要结构，因这些结构不属于本专利技术的制备方法所创新的范畴，且与本领域公知的常识基本一致，因此此处及下文的描述均不再赘述这些结构。下面结合具体的实施例以及附图详细阐述本专利技术的浮栅型闪存的制备方法，及在制备过程中各个步骤所对应的浮栅型闪存的结构。本专利技术的浮栅型闪存的制备方法具体包括以下步骤：第一步，如图2所示，提供一硅衬底1，于该硅衬底1之上按照从下至上的顺序依次沉积遂穿氧化层2、浮栅多晶硅层3、绝缘材料层4及控制栅多晶硅层5；优选的， 该遂穿氧化层2的材质为氧化硅，浮栅多晶硅层3和控制栅多晶硅层5的材质均为多晶硅；进一步的，沉积形成绝缘材料层4的步骤包括：于浮栅多晶硅层3之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层（图中并未细分），以形成氧化硅/氮化硅/氧化硅绝缘材料层4（即ONO层）。第二步，在控制栅多晶硅层5之上沉积硬掩膜层6，并以该硬掩膜层6为掩膜刻蚀控制栅多晶硅层5和绝缘材料层4，形成如图3所示的控制栅51和绝缘层41。第三步，再于控制栅51和绝缘层41以及硬掩膜层6的侧壁沉积氧化膜阻挡层7，并以该氧化膜阻挡层7和硬掩膜层6为掩膜刻蚀浮栅多晶硅层3，以形成如图4所示的浮栅31。作为一个优选的实施例，在第二步中刻蚀形成控制栅51和绝缘层41，以及在第三步中刻蚀形成浮栅31的刻蚀方法均采用干法刻蚀。第四步，在暴露的遂穿氧化层2的上表面（也即没有被浮栅31覆盖的部分遂穿氧化层2的上表面，在图中即位于浮栅31的两侧）、硬掩膜层6的上表面、氧化膜阻挡层7的侧本文档来自技高网...

【技术保护点】
一种浮栅型闪存，其特征在于，包括：衬底；按照从下至上的顺序依次覆盖于所述衬底之上的遂穿氧化层、浮栅、绝缘层和控制栅；以及漏极，临近所述浮栅设置于所述遂穿氧化层之上，且所述漏极与所述浮栅之间设置有一氮化硅隔离薄膜。

【技术特征摘要】
1.一种浮栅型闪存，其特征在于，包括：衬底；按照从下至上的顺序依次覆盖于所述衬底之上的遂穿氧化层、浮栅、绝缘层和控制栅；以及漏极，临近所述浮栅设置于所述遂穿氧化层之上，且所述漏极与所述浮栅之间设置有一氮化硅隔离薄膜。2.如权利要求1所述的浮栅型闪存，其特征在于，还包括：擦除栅，设置于所述遂穿氧化层之上，且位于所述浮栅远离所述漏极的一侧；并且所述擦除栅与所述浮栅之间、及与所述控制栅之间均设置有隔离氧化层。3.如权利要求1所述的浮栅型闪存，其特征在于，所述衬底为硅衬底，所述绝缘层为氧化硅/氮化硅/氧化硅绝缘层。4.一种浮栅型闪存的制备方法，其特征在于，包括：提供一硅衬底，于所述硅衬底之上按照从下至上的顺序依次沉积遂穿氧化层、浮栅多晶硅层、绝缘材料层及控制栅多晶硅层；刻蚀所述控制栅多晶硅层、所述绝缘材料层及所述浮栅多晶硅层，以于所述遂穿氧化层之上形成由下至上叠置的浮栅、绝缘层和控制栅；于所述浮栅、所述绝缘层和所述控制栅的侧壁沉积形成一氮化硅隔离薄膜；临近所述浮栅于所述遂穿氧化层之上形成漏极，且所述漏极与所述浮栅之间的所述氮化硅隔离薄膜形成侧墙，以隔离所述漏极与所述浮栅。5.如权利要求4所述的制备方法，其特征在于，沉积形成所述绝缘材料层的步骤包括：于所述浮栅多晶硅层之上依次沉积第一氧化硅层、氮化硅层和第二氧化硅层，以形成氧化硅/氮化硅/氧化硅绝缘材料层。6.如权利要求4所述的制备方法，其特征在于，所述形成由下至上叠置的浮栅、绝缘层和控制栅的步骤包括：于所述控制栅...

【专利技术属性】
技术研发人员：罗清威，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42