一种浮栅及其制作方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种浮栅及其制作方法。该制作方法可以包括：提供衬底，并在衬底上依次形成浅沟槽氧化层和浮栅层；对浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在绝缘层上形成控制栅层。该方法通过去除浮栅表面因为化学机械研磨而产生的表面缺陷，提高了浮栅层的表面稳定性，即提高了浮栅上表面层的激活能，使随后形成的绝缘层可以与浮栅层有良好的接触，改善了浮栅器件的电子保持性，提高了浮栅器件的质量。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种浮栅及其制作方法。
技术介绍
浮栅(FloatingGate，FG)晶体管已经广泛应用于EPROM(ErasableProgrammableRead-OnlyMemory，可擦除可编程只读存储器)、EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，电可擦除可编程只读存储器)、Flash(闪存)等浮栅存储器中。现有的自对准技术制作浮栅时，充分利用了浮栅多晶硅与浅槽隔离(ShallowTrenchIsolation，STI)氧化硅在特定研磨液下的不同化学机械研磨(ChemicalMechanicalPolishing，CMP)特性，让不易被研磨的STI氧化硅自然的分割出浮栅多晶硅，该技术具有工艺简单成本低的优点，但是在对浮栅进行化学机械研磨的过程中，由于研磨的作用使得浮栅表面的化学键断裂，浮栅表面存在高密度悬挂键，另外CMP研磨液中大量使用高浓度的纳米磨粒(如纳米SiO2，纳米Al2O3粒子)等因素，浮栅表面容易产生划痕，微隙，位错等缺陷，而这些表面缺陷极易吸附颗粒，有机杂质，或吸附以范德华引力，共价键，和电子转移方式存在的金属等污染物，很难去除吸附在浮栅表面的污染物。这种高能量，活性强的浮栅表面态和缺陷将成为电子的诱捕中心(Trapcenter)和ONO(氧化硅-氮化硅-氧化硅)绝缘层的薄弱点，极大的影响了浮栅器件的电子保持性(Dataretention)。随着市场对低功耗大密度存储器件的需求，存储单元(cell)特征尺寸不断缩小，电子保持性将成为衡量存储器件可靠性的最重要参数。
技术实现思路
有鉴于此，本专利技术实施例提供一种浮栅及其制作方法，以解决现有技术中浮栅表面的电子保持性较弱的问题。一方面，本专利技术实施例提供了一种浮栅制作方法，包括：提供衬底，并在所述衬底上依次形成浅沟槽氧化层和浮栅层；对所述浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对所述浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在所述绝缘层上形成控制栅层。进一步地，对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层，包括：采用盐酸、氢氟酸和硝酸中的一种或多种腐蚀所述剩下的浮栅层，得到具有稳定表面织构的浮栅层。进一步地，对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层，包括：对剩下的浮栅层进行回刻蚀处理，去除厚度的浮栅层。进一步地，对所述浅沟槽氧化层进行刻蚀处理，包括：对所述浅沟槽氧化层进行氧化凹槽处理，刻蚀掉厚度的浅沟槽氧化层。进一步地，提供衬底，并在所述衬底上依次形成浅沟槽氧化层和浮栅层，包括：提供衬底，并在衬底上依次形成栅氧化层和栅介质层；依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区；在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；在所述浅沟槽氧化层上形式所述浮栅层。进一步地，在所述浅沟槽氧化层上形式所述浮栅层，包括：依次剥离所述浮栅介质层和所述栅氧化层，露出衬底；在所述有源区上形成隧穿氧化层；对所述隧穿氧化层进行阈值电压离子注入，形成离子注入层；在所述离子注入层和所述隧穿氧化层上形成所述浮栅层。进一步地，依次对所述介质层、所述栅氧化层和所述衬底进行图像化处理，形成与栅极区域对应的浅沟槽隔离区之前，还包括：采用化学气相沉积工艺在所述浮栅介质层上形成光刻抗反射层。进一步地，在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区，包括：在栅极区域对应的浅沟槽隔离区上形成线性氧化层；对所述浅沟槽隔离区进行化学气相沉积处理，形成较厚氧化层；对所述较厚氧化层进行化学机械研磨处理，以去除所述浅沟槽隔离区上的较厚氧化层。进一步地，所述浮栅层的厚度为另一方面，本专利技术实施例还提供了一种浮栅，所述浮栅由本专利技术任意实施例提供的浮栅制作方法制得。本专利技术实施例提供的浮栅及其制作方法，在对化学机械研磨处理后的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层，即，通过回刻蚀处理去除浮栅表面因为CMP而产生的表面缺陷，提高了浮栅层的表面稳定性，即提高了浮栅上表面层的激活能，使随后形成的绝缘层可以与浮栅层有良好的接触，改善了浮栅器件的电子保持性，提高了浮栅器件的质量。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1a-图1d是现有技术中的浮栅制作方法的示意图；图2为本专利技术实施例中提供的浮栅的制作方法的流程示意图；图3a-图3i是本专利技术实施例一中提供的浮栅制作方法的示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。图1a-图1d是现有技术中的浮栅制作方法的示意图。如图1a所示，现有的浮栅制作方法中，提供衬底11，并在所述衬底11上依次形成浅沟槽氧化层14和浮栅层17，还形成有隧道氧化层15和离子注入层16。如图1b所示，对所述浮栅层17进行CMP处理，去除浅沟槽氧化层14上面的浮栅，使所述浮栅层17与所述浅沟槽氧化层14等高。由于CMP研磨液中大量使用高浓度的纳米磨粒(如纳米SiO2，纳米Al2O3粒子等)，浮栅层17很容易产生划痕，微隙，位错等表面缺陷171，而这些表面缺陷171极易吸附颗粒，有机杂质，或吸附以范德华引力，共价键和电子转移方式存在的金属等污染物，很难去除吸附在浮栅表面的污染物。因此，浮栅层表面的激活能较低。如图1c-1d所示，在所述浮栅层17上依次形成绝缘层18和控制栅(ControlGrid，CG)层19。高能量，活性强的浮栅表面态和表面缺陷将成为电子的诱捕中心(Trapcenter)和ONO绝缘层的薄弱点，极大的影响了浮栅器件的电子保持性，降低了浮栅器件的质量。ONO绝缘层18与浮栅层17的表面易产生缺陷，使得浮栅器件的电子保持性较差。针对上述问题，本专利技术提供了一种浮栅制作方法，该方法通过对化学机械研磨处理后的浮栅进行回刻蚀(FloatingG本文档来自技高网...

【技术保护点】
一种浮栅的制作方法，其特征在于，包括：提供衬底，并在所述衬底上依次形成浅沟槽氧化层和浮栅层；对所述浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对所述浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在所述绝缘层上形成控制栅层。

【技术特征摘要】
1.一种浮栅的制作方法，其特征在于，包括：
提供衬底，并在所述衬底上依次形成浅沟槽氧化层和浮栅层；
对所述浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；
对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；
对所述浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具
有稳定表面织构的浮栅层上形成绝缘层；
在所述绝缘层上形成控制栅层。
2.根据权利要求1所述的方法，其特征在于，对剩下的浮栅层进行回刻蚀
处理，得到具有稳定表面织构的浮栅层，包括：
采用盐酸、氢氟酸和硝酸中的一种或多种腐蚀所述剩下的浮栅层，得到具
有稳定表面织构的浮栅层。
3.根据权利要求1所述的方法，其特征在于，对剩下的浮栅层进行回刻蚀
处理，得到具有稳定表面织构的浮栅层，包括：
对剩下的浮栅层进行回刻蚀处理，去除厚度的浮栅层。
4.根据权利要求1所述的方法，其特征在于，对所述浅沟槽氧化层进行刻
蚀处理，包括：
对所述浅沟槽氧化层进行氧化凹槽处理，刻蚀掉厚度的浅沟槽氧
化层。
5.根据权利要求1所述的方法，其特征在于，提供衬底，并在所述衬底上
依次形成浅沟槽氧化层和浮栅层，包括：
提供衬底，并在衬底上依次形成栅氧化层和栅介质层；
依次对所述栅介质层、所述栅氧化层和所述衬底进...

【专利技术属性】
技术研发人员：刘钊，熊涛，许毅胜，舒清明，
申请(专利权)人：上海格易电子有限公司，北京兆易创新科技股份有限公司，
类型：发明
国别省市：上海;31