一种浮栅的制作方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种浮栅的制作方法。该制作方法包括：在衬底上依次形成栅氧化层和栅介质层；依次对栅介质层、栅氧化层和衬底进行图像化处理，形成有源区和浅沟槽隔离区；在浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；依次剥离栅介质层和栅氧化层；对浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层；在有源区上形成隧穿氧化层和离子注入层；在离子注入层和隧穿氧化层上形成栅极。该方法增加了有源区的表面积，即增加了栅极与有源区之间的接触面积，提高了浮栅与有源区之间的耦合电容，提高了浮栅器件的存储单元的电流密度，改善了浮栅器件的开关特性，降低了浮栅器件的功耗。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种浮栅及其制作方法。
技术介绍
浮栅(FloatingGate，FG)晶体管已经广泛应用于EPROM(ErasableProgrammableRead-OnlyMemory，可擦除可编程只读存储器)、EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，电可擦除可编程只读存储器)、Flash(闪存)等浮栅存储器中。浮栅型存储器件有源区(CellActiveArea，CAA)与浮栅的接触面积直接决定了浮栅与有源区之间的耦合电容和存储单元的电流密度(I-cell)的大小。随着制程工艺的不断发展，存储单元的特征尺寸不断微缩以获取更大的单位面积存储密度，存储单元电流密度不断减少，存储器件读写的电流操作宽度(Program-Erasewindow)变小，导致器件读写次数(Cycling)降低，器件可靠性降低。另外随着器件尺寸缩小，器件的漏电流(I-off)也增加，器件的功耗和可靠性将变得更差。综上，现有的浮栅型存储器件中浮栅与有源区之间的接触面积较小，使得存储单元的质量较差，无法满足用户需求。
技术实现思路
有鉴于此，本专利技术实施例提供一种浮栅及其制作方法，以解决现有技术中浮栅存储器浮栅与有源区之间的接触面积较小的问题。一方面，本专利技术实施例提供了一种浮栅制作方法，包括：在衬底上依次形成栅氧化层和栅介质层；依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区；在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；依次剥离所述栅介质层和所述栅氧化层；对所述浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层；在所述有源区上形成隧穿氧化层和离子注入层；在所述离子注入层和所述隧穿氧化层上形成栅极。进一步地，对所述浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层，包括：采用湿法刻蚀或干法刻蚀对所述浅沟槽氧化层进行回刻蚀处理，去除与所述有源区侧壁对应的厚度为的浅沟槽氧化层。进一步地，在所述有源区上形成隧穿氧化层和离子注入层，包括：采用湿法氧化工艺或原位水气生成工艺在所述有源区上形成隧穿氧化层；对所述隧穿氧化层进行阈值电压离子注入，形成离子注入层。进一步地，在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区，包括：在栅极区域对应的浅沟槽隔离区上形成线性氧化层；对所述浅沟槽隔离区进行化学气相沉积处理，形成较厚氧化层；对所述较厚氧化层进行化学机械抛光处理，以去除所述浅沟槽隔离区上的较厚氧化层。进一步地，在所述离子注入层和所述隧穿氧化层上形成栅极，包括：采用低压力化学气相沉积工艺在在所述离子注入层和所述隧穿氧化层上形成栅极；对所述栅极进行化学机械抛光处理，以去除所述浅沟槽隔离区上的栅极。进一步地，依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区之前，还包括：采用化学气相沉积工艺在所述栅介质层上形成光刻抗反射层。进一步地，依次剥离所述栅介质层和所述栅氧化层，包括：采用磷酸剥离栅介质层，并采用氢氟酸剥离栅氧化层。进一步地，所述隧穿氧化层的厚度为进一步地，栅氧化层的厚度为所述栅介质层的厚度为另一方面，本专利技术实施例还提供了一种浮栅，所述浮栅由本专利技术任意实施例提供的浮栅制作方法制得。本专利技术实施例提供的浮栅及其制作方法，通过对所述浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层，即增加了有源区的表面积，从而在形成栅极(即浮栅)之后，增加了浮栅与有源区之间的接触面积，提高了浮栅与有源区之间的耦合电容。因此该方法制作的浮栅具有较高的存储单元的电流密度，改善了浮栅器件的开关特性，降低了浮栅器件的功耗，并提高了闪存存储器的擦写速度和可靠性。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显：图1a-图1d是现有技术中的浮栅制作方法的示意图；图2为本专利技术实施例中提供的浮栅的制作方法的流程示意图；图3a-图3g是本专利技术实施例一中提供的浮栅制作方法的示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部内容。图1a-图1d是现有技术中的浮栅制作方法的示意图。如图1a所示，现有的浮栅制作方法中，提供衬底11，并在衬底11上依次生成栅氧化层12、栅介质层13、有源区111和浅沟槽氧化层14。如图1b所示，依次剥离所述栅介质层13和所述栅氧化层12，露出有源区111的顶部。如图1c所示，在有源区底壁形成隧穿氧化层15，并对隧穿氧化层15进行存储单元阈值电压离子注入，形成离子注入层16。如图1d所示，在所述有源区111底部形成栅极17。因此，现有的浮栅制作方法制得的浮栅中，浮栅存储单元的电子沟道面积为栅极17下表面与有源区111上表面接触的那部分面积，即，隧穿氧化层15的面积。由于隧穿氧化层15不断微缩以获取更大的单位面积存储密度，存储单元电流密度不断减少，存储器件读写的电流操作宽度(Program-Erasewindow)变小，导致器件读写次数(Cycling)降低，器件可靠性降低。针对上述问题，本专利技术提供了一种浮栅制作方法，该方法通过采用一种倒U形浮栅技术，利用了一部分有源区侧壁，增加了有源区与浮栅的接触面积，从而达到增加存储单元的电流密度)和存储器件可靠性的目的。实施例一基于以上描述，本专利技术实施例一提供了如下的解决方案。图2为本专利技术实施例中提供的浮栅的制作方法的流程示意图，如图2所示，该方法可以包括以下步骤：步骤21、在衬底上依次形成栅氧化层和栅介质层。步骤22、依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区。其中，依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区之前，还可以包括：采用化学气相沉积工艺在所述栅介质层上形成光刻抗反射层。步骤23、在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区。其中，在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区本文档来自技高网...

【技术保护点】
一种浮栅制作方法，其特征在于，包括：在衬底上依次形成栅氧化层和栅介质层；依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区；在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；依次剥离所述栅介质层和所述栅氧化层；对所述浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层；在所述有源区上形成隧穿氧化层和离子注入层；在所述离子注入层和所述隧穿氧化层上形成栅极。

【技术特征摘要】
1.一种浮栅制作方法，其特征在于，包括：
在衬底上依次形成栅氧化层和栅介质层；
依次对所述栅介质层、所述栅氧化层和所述衬底进行图像化处理，形成有
源区和浅沟槽隔离区；
在所述浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；
依次剥离所述栅介质层和所述栅氧化层；
对所述浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟
槽氧化层；
在所述有源区上形成隧穿氧化层和离子注入层；
在所述离子注入层和所述隧穿氧化层上形成栅极。
2.根据权利要求1所述的方法，其特征在于，对所述浅沟槽氧化层进行回
刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层，包括：
采用湿法刻蚀或干法刻蚀对所述浅沟槽氧化层进行回刻蚀处理，去除与所
述有源区侧壁对应的厚度为的浅沟槽氧化层。
3.根据权利要求1所述的方法，其特征在于，在所述有源区上形成隧穿氧化
层和离子注入层，包括：
采用湿法氧化工艺或原位水气生成工艺在所述有源区上形成隧穿氧化层；
对所述隧穿氧化层进行阈值电压离子注入，形成离子注入层。
4.根据权利要求1所述的方法，其特征在于，在所述浅沟槽隔离区上形成
浅沟槽氧化层，填充所述浅沟槽隔离区，包括：
在...

【专利技术属性】
技术研发人员：刘钊，熊涛，许毅胜，舒清明，
申请(专利权)人：上海格易电子有限公司，北京兆易创新科技股份有限公司，
类型：发明
国别省市：上海;31