一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法技术

一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，包括：在衬底上形成耦合氧化层和浮栅多晶硅层，在浮栅多晶硅层上形成浮栅氮化硅层，布置掩膜，形成掩膜图案；利用掩膜对浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有损失量以防止开口区域的浮栅氮化硅残留，基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻以使各项同性蚀刻后的浮栅多晶硅剩余厚度相同，最终形成具有不同弧度的浮栅多晶硅；在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线；根据对浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间。

Process for manufacturing grid gate flash memory to stabilize floating gate tip

A method for manufacturing split gate flash memory technology and stability of floating gate tip includes: forming a coupled oxide layer and the floating gate polysilicon layer on a substrate, forming a floating gate silicon nitride layer on the floating gate polysilicon layer, mask layout, forming a mask pattern; the floating gate silicon nitride layer is etched while ensuring floating in order to prevent the loss of the gate polysilicon floating gate silicon nitride mask using the opening area of the residual and residual thickness of polysilicon floating gate floating gate silicon nitride etching after the use of feedback system and the isotropic etching to make the floating gate polysilicon residual thickness of isotropic etched on the same, eventually forming a floating gate polysilicon with different radian in; floating gate silicon nitride, a first side wall opening second side wall, the source of polysilicon lines forming a floating gate polysilicon layer region; according to the formation of the floating gate polysilicon layer isotropic etching The radian of the first side wall is performed by different wet transverse etching time.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。闪存为一种非易失性存储器，其运作原理是通过改变晶体管或记忆体单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。一般而言，闪存为分栅结构或叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。在现有技术中，在制造分栅快闪存储器的工艺过程中，会经历下述制造处理过程：在衬底10(一般，衬底10是硅衬底)上依次形成耦合氧化层20和浮栅多晶硅层30，并且在所述浮栅多晶硅层30上形成浮栅氮化硅层40，然后布置掩膜，而且形成所述掩膜的图案50；随后利用形成图案的所述掩膜对所述浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有一定的损失量以防止开口区域的浮栅氮化硅残留，图2中51显示为开口区域且浮栅多晶硅具有一定的损失量。然后基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻以在浮栅多晶硅中形成具有不同弧度的浮栅多晶硅，弧度大小取决于各向同性的蚀刻时间；然后在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线；然后，对第一侧墙执行相同的湿法横向回刻蚀时间；最后以第一侧墙为掩膜，通过干法蚀刻浮栅多晶硅，以形成最终的浮栅尖端；在现有技术利用反馈系统且各向同性蚀刻最终在浮栅多晶硅中形成具有不同弧度的浮栅多晶硅，然而，在第一侧墙执行相同的湿法横向回刻蚀时间并且以第一侧墙为掩膜，通过干法蚀刻浮栅多晶硅，形成的浮栅尖端会由于初始浮栅弧度的不同而出现不同的浮栅尖端；例如，若初始浮栅弧度过大，但是湿法横向回刻蚀时间过短，最终的浮栅尖端就会越高越尖，容易出现编程失效，若初始浮栅弧度过小，但是湿法横向回刻蚀时间过长，最终的浮栅尖端就会越低越钝，容易出现擦除失效。因此，希望能够提供一种能够获得分栅快闪存储器稳定浮栅尖端的工艺制造方法。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够获得分栅快闪存储器稳定浮栅尖端的工艺制造方法。为了实现上述技术目的，根据本专利技术，提供了一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，包括：第一步骤：在衬底上依次形成耦合氧化层和浮栅多晶硅层，并且在所述浮栅多晶硅层上形成浮栅氮化硅层，然后布置掩膜，而且形成所述掩膜的图案；第二步骤：随后利用形成图案的所述掩膜对所述浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有一定的损失量以防止开口区域的浮栅氮化硅残留，然后基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻最终在浮栅多晶硅中形成具有不同弧度的浮栅多晶硅，弧度大小取决于各向同性的蚀刻时间；第三步骤：在浮栅多晶硅层上形成生长第一侧墙、第二侧墙、源多晶硅线；第四步骤：根据对所述浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间；第五步骤：以第一侧墙为掩膜，通过干法蚀刻浮栅多晶硅，以形成最终的浮栅尖端；第六步骤：形成隧穿氧化层、字线以及字线侧墙。优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，在所述形成的弧度大小不同的情况下，需要执行不同的横向湿法回蚀刻时间；优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，所述形成的弧度越大，需要执行横向湿法回刻蚀的工艺时间就越长。优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，所述形成的弧度越小，需要执行横向湿法回刻蚀的工艺时间就越短。优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，在第二步骤中，各向同性蚀刻的蚀刻时间越长，浮栅多晶硅的弧度越大。优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，在第二步骤中，各向同性蚀刻的蚀刻时间越短，浮栅多晶硅的弧度越小。优选地，在上述获得分栅快闪存储器稳定浮栅尖端的工艺制造方法中，所述衬底是硅衬底。在本专利技术中，根据对所述浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间；使得能够获得分栅快闪存储器稳定浮栅尖端。而且，本专利技术的专利技术人对本专利技术的方法进行实验，实验结果显示本专利技术的方法能够获得分栅快闪存储器稳定浮栅尖端，从而避免的闪存的擦除或者变成失效。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了制造分栅快闪存储器的工艺过程中的一个步骤。图2示意性地示出了制造分栅快闪存储器的工艺过程中的另一步骤。图3示意性地示出了制造分栅快闪存储器时产生的栅极多晶硅底部拐角大弧度轮廓。图4示意性地示出了制造分栅快闪存储器时产生的栅极多晶硅底部拐角小弧度轮廓。图5示意性地示出了浮栅尖端轮廓。图6示意性地示出了根据本专利技术优选实施例的一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法的流程图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图6示意性地示出了根据本专利技术优选实施例的一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法的流程图。具体地，如图6所示，根据本专利技术优选实施例的一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法包括：第一步骤S1：在衬底10上依次形成耦合氧化层20和浮栅多晶硅层30，并且在所述浮栅多晶硅层30上形成浮栅氮化硅层40，然后布置掩膜，而且形成所需的掩膜50的图案，如图1所示；一般，衬底10是硅衬底。第二步骤S2：随后利用形成图案的所述掩膜对所述浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有一定的损失量51以防止开口区域的浮栅氮化硅残留，然后基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻以在浮栅多晶硅中形成具有不同弧度的浮栅多晶硅，弧度大小取决于各向同性的蚀刻时间。第二步骤中，各向同性蚀刻的蚀刻时间越长，浮栅多晶硅的弧度越大。在第二步骤中，各向同性蚀刻的蚀刻时间越短，浮栅多晶硅的弧度越小。由此，在第二步骤S2中，浮栅氮化硅蚀刻以后浮栅多晶硅的剩余厚度不同，浮栅多晶硅的各项同性蚀刻需要选择不同的时间以保持各项同性蚀刻后的剩余厚度相同，因此，各项同性蚀刻以后浮栅多晶硅的弧度不同。第三步骤S3：在浮栅多晶硅层上形成生长第一侧墙、第二侧墙、源多晶硅线；第四步骤S4：根据对所述浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间；第五步骤S5：以第一侧墙为掩膜，通过干法蚀刻本文档来自技高网...

【技术保护点】
一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，其特征在于包括：第一步骤：在衬底上依次形成耦合氧化层和浮栅多晶硅层，并且在所述浮栅多晶硅层上形成浮栅氮化硅层，然后布置掩膜，而且形成所述掩膜的图案；第二步骤：随后利用形成图案的所述掩膜对所述浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有一定的损失量以防止开口区域的浮栅氮化硅残留，然后基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻使各项同性蚀刻后的浮栅多晶硅剩余厚度相同，最终形成具有不同弧度的浮栅多晶硅，弧度大小取决于各向同性的蚀刻时间；在此步骤中浮栅氮化硅蚀刻以后浮栅多晶硅的剩余厚度不同，浮栅多晶硅的各项同性蚀刻需要选择不同的时间以保持各项同性蚀刻后的剩余厚度相同，因此，各项同性蚀刻以后浮栅多晶硅的弧度不同。第三步骤：在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线；第四步骤：根据对所述浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间；第五步骤：以第一侧墙为掩膜，通过干法蚀刻浮栅多晶硅，以形成最终的浮栅尖端。

【技术特征摘要】
1.一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，其特征在于包括：第一步骤：在衬底上依次形成耦合氧化层和浮栅多晶硅层，并且在所述浮栅多晶硅层上形成浮栅氮化硅层，然后布置掩膜，而且形成所述掩膜的图案；第二步骤：随后利用形成图案的所述掩膜对所述浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有一定的损失量以防止开口区域的浮栅氮化硅残留，然后基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻使各项同性蚀刻后的浮栅多晶硅剩余厚度相同，最终形成具有不同弧度的浮栅多晶硅，弧度大小取决于各向同性的蚀刻时间；在此步骤中浮栅氮化硅蚀刻以后浮栅多晶硅的剩余厚度不同，浮栅多晶硅的各项同性蚀刻需要选择不同的时间以保持各项同性蚀刻后的剩余厚度相同，因此，各项同性蚀刻以后浮栅多晶硅的弧度不同。第三步骤：在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线；第四步骤：根据对所述浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间；第五步骤：以第一侧墙为掩膜，通过干法蚀刻浮栅多晶硅，以形成最终的浮栅尖端。2.根据权利要求1所述的获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，其特征在于还包括第六步骤：形成隧穿氧化层、字线以及字线侧墙。3.根据权利要求1所述的获得分栅快闪存储器稳定浮栅尖端的工...

【专利技术属性】
技术研发人员：徐涛，曹子贵，康军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31