具有栅极堆叠件的半导体器件结构的结构和形成方法技术

本发明专利技术提供了半导体器件结构的结构和形成方法。半导体器件结构包括半导体衬底和位于半导体衬底上方的栅电极。半导体器件结构也包括邻近栅电极的源极/漏极结构。半导体器件结构还包括位于栅电极的侧壁上方的间隔件元件，并且间隔件元件具有上部和下部，上部具有第一外表面，下部具有第二外表面。第一外表面和栅电极的侧壁之间的横向距离基本上相同。第二外表面和栅电极的侧壁之间的横向距离沿着从下部的顶部朝着半导体衬底的方向增大。本发明专利技术的实施例还涉及具有栅极堆叠件的半导体器件结构的结构和形成方法。

【技术实现步骤摘要】
优先权声明和交叉引用本申请要求2014年12月24日提交的美国临时申请第62/096,745号的权益，其全部内容结合于此作为参考。
本专利技术的实施例涉及集成电路器件，更具体地，涉及具有栅极堆叠件的半导体器件结构的结构和形成方法。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代IC。每一代IC都具有比前一代更小和更复杂的电路。在IC演化的过程中，功能密度(即，每芯片面积的互连器件的数量)通常已经增大，而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提供生产效率和降低相关成本来提供益处。然而，这些进步也已经增大了处理和制造IC的复杂度。由于部件尺寸不断减小，制造工艺不断地变得更加难以实施。因此，形成尺寸越来越小的可靠的半导体器件是一个挑战。
技术实现思路
本专利技术的实施例提供了一种半导体器件结构，包括：半导体衬底；栅电极，位于所述半导体衬底上方；源极/漏极结构，邻近所述栅电极；以及间隔件元件，位于所述栅电极的侧壁上方，其中：所述间隔件元件具有上部和下部，所述上部具有第一外表面，所述下部具有第二外表面，所述第一外表面和所述栅电极的侧壁之间的横向距离基本上相同，和所述第二外表面和所述栅电极的侧壁之间的横向距离沿着从所述下部的顶部朝着所述半导体衬底的方向增大。本专利技术的另一实施例提供了一种半导体器件结构，包括：半导体衬底；栅电极，位于所述半导体衬底上方；源极/漏极结构，邻近所述栅电极；以及间隔件元件，位于所述栅电极的侧壁上方，其中，所述间隔件元件具有突出基脚部件，并且所述突出基脚部件覆盖所述源极/漏极结构的部分。本专利技术的又一实施例提供了一种形成半导体器件结构的方法，包括：在半导体衬底上方形成栅电极；在所述栅电极的侧壁上方形成间隔件元件，其中，所述间隔件元件具有突出基脚部件；在所述半导体衬底中形成凹槽，其中，所述凹槽在所述间隔件元件下面横向延伸；以及在所述凹槽中形成源极/漏极结构。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1I是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。描述了本专利技术的一些实施例。图1A至图1I是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。可以在图1A至图1I中描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，可以替代或消除描述的一些阶段。在半导体器件结构中可以添加额外的部件。对于不同的实施例，可以替代或消除下面描述的一些部件。如图1所示，提供了半导体衬底100。在一些实施例中，半导体衬底100是诸如半导体晶圆的块状半导体衬底。例如，半导体衬底100是硅晶圆。半导体衬底100可以包括硅或诸如锗的其他元素半导体材料。在一些其他实施例中，半导体衬底100包括化合物半导体。化合物半导体可以包括砷化镓、碳化硅、砷化铟、磷化铟、其他合适的化合物半导体或它们的组合。在一些实施例中，半导体衬底100包括绝缘体上半导体(SOI)衬底。可以使用注氧隔离(SIMOX)工艺、晶圆接合工艺、其他适用的方法或它们的组合制造SOI衬底。在一些实施例中，在半导体衬底100中形成隔离部件(未示出)以限定和隔离形成在半导体衬底100中的各种器件元件(未示出)。例如，隔离部件包括浅沟槽隔离(STI)部件或半导体的局部氧化(LOCOS)部件。可以在半导体衬底100中形成的各种器件元件的实例包括晶体管、二极管、其他合适的元件或它们的组合。晶体管可以包括金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)。可以实施各种工艺以形成各种器件元件。例如，工艺包括沉积、光刻、蚀刻、注入、退火、平坦化、其他适用的工艺或它们的组合。如图1A所示，根据一些实施例，在半导体衬底100上方形成包括栅极堆叠件108A和108B的多个栅极堆叠件。在一些实施例中，每个栅极堆叠件108A和108B包括栅极介电层102和栅电极104。在一些实施例中，每个栅极堆叠件108A和108B包括硬掩模106。硬掩模106用于辅助栅极堆叠件108A和108B的形成。在一些实施例中，硬掩模106由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合适的材料或它们的组合制成。在一些实施例中，硬掩模106具有多层结构。如图1A所示，在栅极堆叠件之间存在凹槽200。在一些实施例中，凹槽200是沟槽。由于部件尺寸不断减小，每个凹槽200的宽度变得越来越小。在一些实施例中，栅极介电层102由氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的介电材料、其他合适的介电材料或它们的组合制成。高k介电材料的实例包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪钛、氧化铪锆、其他合适的高k材料或它们的组合。在一些实施例中，栅极介电层102是将在随后的工艺中去除的伪栅极介电层。例如，伪栅极介电层是氧化硅层。在一些实施例中，本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：半导体衬底；栅电极，位于所述半导体衬底上方；源极/漏极结构，邻近所述栅电极；以及间隔件元件，位于所述栅电极的侧壁上方，其中：所述间隔件元件具有上部和下部，所述上部具有第一外表面，所述下部具有第二外表面，所述第一外表面和所述栅电极的侧壁之间的横向距离基本上相同，和所述第二外表面和所述栅电极的侧壁之间的横向距离沿着从所述下部的顶部朝着所述半导体衬底的方向增大。

【技术特征摘要】
2014.12.24 US 62/096,745;2015.07.16 US 14/801,4471.一种半导体器件结构，包括：
半导体衬底；
栅电极，位于所述半导体衬底上方；
源极/漏极结构，邻近所述栅电极；以及
间隔件元件，位于所述栅电极的侧壁上方，其中：
所述间隔件元件具有上部和下部，所述上部具有第一外表面，所述下
部具有第二外表面，
所述第一外表面和所述栅电极的侧壁之间的横向距离基本上相同，和
所述第二外表面和所述栅电极的侧壁之间的横向距离沿着从所述下部
的顶部朝着所述半导体衬底的方向增大。
2.根据权利要求1所述的半导体器件结构，其中，所述第二外表面和
所述栅电极的侧壁之间的一个横向距离与所述第一外表面和所述栅电极的
侧壁之间的横向距离的比率在从约1.2至约2的范围内。
3.根据权利要求1所述的半导体器件结构，其中，所述第二外表面包
括弯曲表面。
4.根据权利要求3所述的半导体器件结构，其中，所述第二外表面的
所述弯曲表面向内弯曲。
5.根据权利要求1所述的...

【专利技术属性】
技术研发人员：杨柏峰，张哲诚，林木沧，程潼文，张哲豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71