一种非易失存储器结构及其制作方法技术

本发明专利技术公开了一种非易失存储器结构及其制作方法，包括建立在同一半导体基底上的存储区和外围电路区，外围电路区上从下往上依次覆盖有第一、第二层间介质，存储区上覆盖有第二层间介质，存储区的第二层间介质与外围电路区的第二层间介质相连，并且其上表面相平齐；本发明专利技术通过使器件存储区和外围电路区具备不同的层间介质结构，保证层间介质在具有较高填充深宽比的存储区做到无空洞填充，同时又不会损伤外围电路区的隧穿氧化层，可兼顾存储区层间介质的无空洞填充和外围电路区隧穿氧化层的可靠性，做到功能性和可靠性的双重保障。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别是涉及一种浮栅型非易失存储器中可兼顾存储区层间介质填充和外围电路区隧穿氧化层可靠性的层间介质结构。
技术介绍
浮栅型非易失存储器通常由存储区和外围电路区两部分构成。请参阅图1，图1是现有的一种浮栅型非易失存储器结构示意图。如图1所示，浮栅型非易失存储器建立在半导体基底10之上，所有的存储区Ⅰ都有着类似的原始单元架构，包括源极和漏极11，控制栅16，浮栅13。控制栅与外部电路直接相连。浮栅位于控制栅下层，用于信息的存储。控制栅与浮栅之间有一层极间氧化层14，用于隔绝浮栅区；极间氧化层的组成可以是氧化物-氮化物-氧化物三明治结构，或者是单一的二氧化硅层。浮栅和基底间有一层隧穿氧化层12。经过干法刻蚀形成的栅极最终会被氮化物-氧化物侧墙15和通孔刻蚀阻挡层17包围。请继续参阅图1。外围电路区Ⅱ主要由晶体管构成，晶体管建立在同一个半导体基底10之上。普通的晶体管通常只用一层多晶硅作为栅极21，同时也存在源极和漏极23，栅极和基底间也有一层隧穿氧化层22，栅极也具有侧墙20并被通孔刻蚀阻挡层19所包围。存储区Ⅰ和外围电路区Ⅱ之间具有浅沟槽隔离结构24。目前业本文档来自技高网...

【技术保护点】
一种非易失存储器结构，其特征在于，包括建立在同一半导体基底上的存储区和外围电路区，所述存储区和外围电路区上覆盖有层间介质；其中，所述外围电路区上从下往上依次覆盖有第一、第二层间介质，所述存储区上覆盖有第二层间介质，所述存储区的第二层间介质与所述外围电路区的第二层间介质相连，并且其上表面相平齐。

【技术特征摘要】
1.一种非易失存储器结构，其特征在于，包括建立在同一半导体基底上的存储区和外围电路区，所述存储区和外围电路区上覆盖有层间介质；其中，所述外围电路区上从下往上依次覆盖有第一、第二层间介质，所述存储区上覆盖有第二层间介质，所述存储区的第二层间介质与所述外围电路区的第二层间介质相连，并且其上表面相平齐。2.根据权利要求1所述的非易失存储器结构，其特征在于，所述存储区包括复数个第一栅极区，所述外围电路区包括复数个第二栅极区，所述第一栅极区从下往上依次包括隧穿氧化层、浮栅、极间氧化层、控制栅；所述第二栅极区从下往上依次包括隧穿氧化层和栅极。3.根据权利要求1或2所述的非易失存储器结构，其特征在于，所述第一、第二栅极区各具有栅极侧墙，并各被通孔刻蚀阻挡层包围；在所述第一、第二栅极区两侧的半导体基底中各具有源极和漏极；所述存储区和外围电路区之间具有隔离结构。4.根据权利要求1所述的非易失存储器结构，其特征在于，所述第一层间介质为无等离子体损伤的氧化层，所述第二层间介质为具备良好填充能力的任一氧化层。5.一种非易失存储器结构的制作方法，其特征在于，包括以下步骤：步骤S01：提供一半导体基底，在所述半导体基底上形成存储区和外围电路区；步骤S02：在所述存储区和外围电路区上沉积一层无等离子体损伤的第一层间介质层；步骤S03：去除所述存储区位置覆盖的第一层间介质层；步骤S04：采用高密度等离子体化学气相沉...

【专利技术属性】
技术研发人员：李妍，辻直樹，陈广龙，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31