向量索引的存储器访问加上算术和/或逻辑操作处理器、方法、系统和指令技术方案

一种处理器，包括用于接收向量索引的加载加上算术和/或逻辑（A/L）操作加上存储指令的解码单元。该指令指示具有多个压缩存储器索引的源压缩存储器索引操作数。该指令还指示具有多个压缩数据元素的源压缩数据操作数。处理器还包括与解码单元耦合的执行单元。响应于该指令，执行单元从对应于所述多个压缩存储器索引的存储器位置加载多个数据元素，对源压缩数据操作数的所述多个压缩数据元素和加载的所述多个数据元素执行A/L操作，并将多个结果数据元素存储在对应于所述多个压缩存储器索引的存储器位置中。

【技术实现步骤摘要】
【国外来华专利技术】201480047558

【技术保护点】
一种处理器，包括：解码单元，用于接收向量索引的加载加上算术和/或逻辑（A/L）操作加上存储指令，所述向量索引的加载加上A/L操作加上存储指令指示将具有多个压缩存储器索引的源压缩存储器索引操作数，并指示将具有多个压缩数据元素的源压缩数据操作数；以及与所述解码单元耦合的执行单元，响应于所述向量索引的加载加上A/L操作加上存储指令，所述执行单元从对应于所述多个压缩存储器索引的存储器位置加载多个数据元素，对所述源压缩数据操作数的所述多个压缩数据元素和所述加载的多个数据元素执行A/L操作，并将多个结果数据元素存储在对应于所述多个压缩存储器索引的所述存储器位置中。

【技术特征摘要】
【国外来华专利技术】1.一种处理器，包括：
解码单元，用于接收向量索引的加载加上算术和/或逻辑（A/L）操作加上存储指令，所
述向量索引的加载加上A/L操作加上存储指令指示将具有多个压缩存储器索引的源压缩存
储器索引操作数，并指示将具有多个压缩数据元素的源压缩数据操作数；以及
与所述解码单元耦合的执行单元，响应于所述向量索引的加载加上A/L操作加上存储
指令，所述执行单元从对应于所述多个压缩存储器索引的存储器位置加载多个数据元素，
对所述源压缩数据操作数的所述多个压缩数据元素和所述加载的多个数据元素执行A/L操
作，并将多个结果数据元素存储在对应于所述多个压缩存储器索引的所述存储器位置中。
2.如权利要求1所述的处理器，其中所述指令包括聚集加上A/L操作加上分散指令。
3.如权利要求1所述的处理器，其中所述A/L操作包括以下至少其中之一：压缩加法操
作、压缩减法操作、压缩乘法操作、压缩除法操作、压缩乘法-加法操作、压缩偏移操作、压缩
旋转操作、压缩逻辑与操作、压缩逻辑或操作、压缩逻辑非操作和压缩逻辑与非操作。
4.如权利要求3所述的处理器，其中所述A/L操作包括所述压缩加法操作和所述压缩乘
法操作中的至少一个操作。
5.如权利要求1所述的处理器，其中所述处理器在不将所述加载的数据元素传送到核
中的情况下执行所述向量索引的加载加上A/L操作加上存储指令。
6.如权利要求1所述的处理器，其中所述执行单元在存储器子系统内的所述处理器的
非核部分中。
7.如权利要求6所述的处理器，其中所述解码单元在核内，并且其中所述执行单元比具
有所述解码单元的核更靠近末级高速缓存。
8.如权利要求1-7中任一权利要求所述的处理器，其中将执行所述A/L操作的所述执行
单元的一部分将从末级高速缓存和紧接于末级高速缓存的高速缓存级之一接收所述加载
的数据元素。
9.如权利要求1-7中任一权利要求所述的处理器，其中所述解码单元将解码所述向量
索引的加载加上A/L操作加上存储指令，所述指令是指示源压缩数据操作掩码操作数的掩
蔽向量索引的加载加上A/L操作加上存储指令。
10.如权利要求1-7中任一权利要求所述的处理器，其中所述解码单元将解码指示至少
512位宽的所述源压缩数据操作数的所述向量索引的加载加上A/L操作加上存储指令。
11.一种处理器中的方法，包括：
接收向量索引的加载加上算术和/或逻辑（A/L）操作加上存储指令，所述向量索引的加
载加上A/L操作加上存储指令指示将具有多个压缩存储器索引的源压缩存储器索引操作
数，并指示将具有多个压缩数据元素的源压缩数据操作数；以及
执行所述向量索引的加载加上A/L操作加上存储指令，包括：
从对应于所述多个压缩存储器索引的存储器位置加载多个数据元素；
对所述源压缩数据操作数的所述多个压缩数据元素和所述加载的多个数据元素执行
A/L操作；以及
将多个结果数据元素存储在对应于所述多个压缩存储器索引的所述存储器位置中。
12.如权利要求11所述的方法，其中接收包括接收聚集加上A/L操作加上分散指令。
13.如权利要求11所述的方法，其中执行所述A/L操作包括执行以下至少其中之一：压
缩加法操作、压...

【专利技术属性】
技术研发人员：I埃尔莫莱夫，BL托尔，R瓦伦蒂内，JC桑阿里安，GB多施，P查克拉博尔蒂，RK马拉迪，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US