一种薄膜晶体管、阵列基板及制作方法技术

本发明专利技术提供一种薄膜晶体管、阵列基板及制作方法。其中，薄膜晶体管包括栅极和半导体层；所述半导体层包括：非晶硅图形和多晶硅图形；所述非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶硅图形远离所述栅极的一侧。本发明专利技术的非晶硅图形一部分内嵌式在多晶硅图形，相比于现有的多晶硅/非晶硅的双层结构，可以继承非晶硅图形与多晶硅图形各自的优点，但缺点不再彼此作用。此外，非晶硅图形内嵌式在多晶硅图形的结构设计，可以降低非晶硅图形与多晶硅图形的接触面积，从而减少界面态缺陷。

【技术实现步骤摘要】

本专利技术涉及显示
，特别是一种薄膜晶体管、阵列基板及制作方法。
技术介绍
随着液晶显示技术的发展，对薄膜晶体管的半导体层的电子迁移率要求越来越高，传统的只由非晶硅材料制成的半导体层，在电子迁移率上已不能满足性能需求(半导体层的电子迁移率偏低会导致薄膜晶体管的开态电流Ioff也随之偏低)。而目前的解决方法是，使用多晶硅/非晶硅的双层结构的作为半导体层，其中，多晶硅层在开态下具有足够高的电子迁移率，以弥补非晶硅层的不足。但是多晶硅层会增大薄膜晶体管的漏电流，导致了薄膜晶体管的关态电流Ioff也会随之变高。现有技术的双层结构会将非晶硅层的低电子迁移率以及多晶硅层的高漏电流的问题彼此作用，使得薄膜晶体管不一定能够在提升Ion开态电流的同时，降低Ioff关态电流。
技术实现思路
本专利技术的目的是提升薄膜晶体管的开态电流Ion，同时又能降低薄膜晶体管的关态电流Ioff。为解决上述技术问题，本专利技术的实施例提供一种薄膜晶体管，包括栅极和半导体层，其中所述半导体层包括：非晶硅图形和多晶硅图形；所述非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶硅图形远离所述栅极的一侧。可选地，所述非晶硅图形为多个，每一非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶硅图形远离与所述栅极的一侧。可选地，所述多晶硅图形为p-Si材料，所述非晶硅图形为a-Si材料。可选地，所述薄膜晶体管还包括：源极、漏极、第一欧姆接触图形和第二欧姆接触图形；其中，所述源极通过所述第一欧姆接触图形与所述半导体层接触，所述漏极通过所述第二欧姆接触图形与所述半导体层接触。此外，本专利技术还提供一种阵列基板，包括上述薄膜晶体管。另一方面，本专利技术还提供一种薄膜晶体管的制作方法，包括形成栅极和半导体层，其中形成所述半导体层包括：形成非晶硅图形和多晶硅图形，所述非晶硅图形的一部分嵌入所述多晶硅图形，且位于所述多晶硅图形远离所述栅极的一侧。可选地，所述制作方法具体包括：在衬底基板上依次形成栅极和栅绝缘层；在形成有所述栅极和栅绝缘层的衬底基板上，形成具有凹槽结构的多晶硅图形，所述凹槽结构的深度小于所述多晶硅图形的厚度；在形成有所述多晶硅图形的衬底基板上，形成非晶硅图形，所述非晶硅图形的一部分填充所述多晶硅图形上的凹槽结构。可选地，所述形成具有凹槽结构的多晶硅图形包括：在形成有所述栅极和栅绝缘层的衬底基板上依次沉积多晶硅层和金属层；在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶未保留区域，所述光刻胶完全保留区域对应源极和漏极的图形，光刻胶部分保留区域对应源极和漏极之间的区域；对光刻胶未保留区域的金属层和多晶硅层进行刻蚀；对光刻胶部分保留区域的光刻胶进行灰化，对光刻胶部分保留区域的金属层进行刻蚀形成源极和漏极。可选地，在沉积所述金属层前，在形成有所述多晶硅图形的衬底基板上，沉积欧姆接触层；其中，对光刻胶未保留区域的金属层和多晶硅层进行刻蚀的过程中，以及对光刻胶部分保留区域的金属层进行刻蚀的过程中，还刻蚀所述欧姆接触层；所述光刻胶完全保留区域对应第一欧姆接触图形以及第二欧姆接触图形；所述源极通过所述第一欧姆接触图形与所述多晶硅图形接触，所述漏极通过所述第二欧姆接触图形与所述多晶硅图形接触。可选地，所述制作方法具体包括：在衬底基板上依次形成栅极和栅绝缘层；在形成有所述栅极和栅绝缘层的衬底基板上，形成第一多晶硅图形；在形成有所述第一多晶硅图形的衬底基板上，形成非晶硅图形；对所述非晶硅图形内的部分区域进行晶化处理，使该部分区域对应的非晶硅图形转换为第二多晶硅图形。可选地，所述制作方法具体包括：在衬底基板上依次形成栅极和栅绝缘层；在形成有所述栅极和栅绝缘层的衬底基板上，形成非晶硅图形；对所述非晶硅图形内的部分区域进行晶化处理，得到多晶硅图形。可选地，所述制作方法具体包括：在衬底基板上形成非晶硅图形；在形成有所述非晶硅图形的衬底基板上，形成多晶硅图形，其中所述多晶硅图形覆盖所述非晶硅图形；在形成有所述多晶硅图形的衬底基板上，依次形成栅绝缘层和栅极。本专利技术的上述技术方案的有益效果如下：本专利技术的非晶硅图形一部分内嵌式在多晶硅图形，相比于现有的多晶硅/非晶硅的双层结构，可以继承非晶硅图形与多晶硅图形各自的优点，但缺点不再彼此作用。此外，非晶硅图形内嵌式在多晶硅图形的结构设计，可以降低非晶硅图形与多晶硅图形的接触面积，从而减少界面态缺陷。附图说明图1为本专利技术的薄膜晶体管的结构示意图；图2为本专利技术的阵列基板的结构示意图；图3A-图3C为本专利技术的制作方法中实现方式一的流程意图；其中，图3B1-图3B4是图3B的具体实现流程图；图4A-图4E为本专利技术的制作方法中实现方式二的流程意图；图5A-图5C为本专利技术的制作方法中实现方式三的流程意图；图6A-图6D为本专利技术的制作方法中实现方式四的流程意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。针对现有技术存在的技术问题，本专利技术提供一种解决方案。一方面，本专利技术的实施例提供一种薄膜晶体管，包括栅极和半导体层。其中，如图1所示，半导体层包括：多晶硅图形12和非晶硅图形13，非晶硅图形13的至少一部分嵌入但不贯通多晶硅图形12中，且位于多晶硅图形12远离栅极G的一侧。作为示例性介绍，在实际应用中，本实施例的多晶硅图形可以是p-Si材料，而非晶硅图形可以是a-Si材料。作为优选方案，本实施例的非晶硅图形13与多晶硅图形12可以构成同一平面，保证图层结构的平整性，但非晶硅图形13不能多晶硅图形12完全包含。当然需要给予说明的是，图1仅是以底栅型的薄膜晶体管结构进行示例性介绍。作为其他可行方案，本实施例的薄膜晶体管也可以是顶栅结构，但非晶硅图形同样位于多晶硅图形远离栅极的一侧。由于原理相同，不在本实施例中举例赘述。此外，本实施例的非晶硅图形可以为多个，每一非晶硅图形的一部分嵌入但不贯通多晶硅图形，且位于该多晶硅图形远离栅极的一侧。在本实施例中，当薄膜晶体管处于开态时，栅极施加正电压，电子被吸引到沟道下部多晶硅图形上，沟道两端及下部多晶硅图形以提供高电子迁移率，从而提升开态电流Ion。当薄膜晶体管处于关态时，栅极本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括栅极和半导体层，其特征在于，所述半导体层包括：非晶硅图形和多晶硅图形；所述非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶硅图形远离所述栅极的一侧。

【技术特征摘要】
1.一种薄膜晶体管，包括栅极和半导体层，其特征在于，所述半导体层
包括：
非晶硅图形和多晶硅图形；
所述非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶
硅图形远离所述栅极的一侧。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述非晶硅图形为多个，每一非晶硅图形的一部分嵌入但不贯通所述多晶
硅图形，且位于所述多晶硅图形远离与所述栅极的一侧。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述多晶硅图形为
p-Si材料，所述非晶硅图形为a-Si材料。
4.根据权利要求1所述的薄膜晶体管，其特征在于，还包括：
源极、漏极、第一欧姆接触图形和第二欧姆接触图形；
其中，所述源极通过所述第一欧姆接触图形与所述半导体层接触，所述漏
极通过所述第二欧姆接触图形与所述半导体层接触。
5.一种阵列基板，其特征在于，包括如权利要求1-3中任一项所述的薄
膜晶体管。
6.一种薄膜晶体管的制作方法，包括形成栅极和半导体层，其特征在于，
形成所述半导体层包括：
形成非晶硅图形和多晶硅图形，所述非晶硅图形的一部分嵌入所述多晶硅
图形，且位于所述多晶硅图形远离所述栅极的一侧。
7.根据权利要求6所述的薄膜晶体管的制作方法，其特征在于，所述制
作方法具体包括：
在衬底基板上依次形成栅极和栅绝缘层；
在形成有所述栅极和栅绝缘层的衬底基板上，形成具有凹槽结构的多晶硅
图形，所述凹槽结构的深度小于所述多晶硅图形的厚度；
在形成有所述多晶硅图形的衬底基板上，形成非晶硅图形，所述非晶硅图

\t形的一部分填充所述多晶硅图形上的凹槽结构。
8.根据权利要求7所述的制作方法，其特征在于，所述形成具有凹槽结
构的多晶硅图形包括：
在形成有所述栅极和栅绝缘层的衬底基板上依次沉积多晶硅层和金属层；
在所述金属层上涂覆光刻胶，利用掩膜板对所述光刻胶进行曝光，显影后

【专利技术属性】
技术研发人员：孙雪菲，张斌，何晓龙，曹占锋，李正亮，薛建设，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11