半导体封装构造及其制造方法技术

一种半导体封装构造及其制造方法，所述方法包含：提供一晶圆；于所述晶圆的一第一表面进行第一次切割，以形成数个切槽，所述切槽将所述晶圆分成数个芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于切槽内的侧面；形成一导电遮罩层于所述晶圆上，使所述导电遮罩层覆盖所述芯片单元的第一表面及侧面并填满所述切槽；对应所述切槽的位置对所述遮罩层进行第二次切割；以及于每一芯片单元未覆盖遮罩层的第二表面设置一接地导线连接所述遮罩层。所述制造方法可避免遮罩层附着于底胶，提供良好的抗翘曲能力与散热效果。

【技术实现步骤摘要】
【专利说明】 本申请是2012年11月16日递交的申请号为201210463937.3、专利技术名称为“”的专利技术专利申请的分案申请。
本专利技术涉及一种封装构造，特别是有关于一种可避免电磁干扰的。
技术介绍
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求。一般的半导体封装构造是在一芯片的有源表面设置多个导电凸块，使有源表面通过导电凸块设置于一基板上，接着再从所述芯片侧边将底胶(under f ill)填充于所述芯片与所述基板之间，以增强整体连接结构。由于静电或是外部电磁波的影响会干扰半导体封装构造内部芯片的电子讯号，因此，半导体封装构造的外部通常会再设置一接地的金属盖(metal cap)以包围芯片的外侧及上侧，或是通过溅镀或电镀等的方式形成一金属镀膜来覆盖芯片的背面，以通过上述方式达到金属遮罩的效果，也称作电磁波遮蔽效应，可降低外界电荷、电磁波的影响。然而，前述金属盖的材料成本高，且占据空间。若使用目前金属镀膜，由于金属镀膜是形成在底胶填入芯片与基板之间以后，为了接地，金属镀膜将不可避免的延伸覆盖于底胶上以便电性连接到基板上的接地电路。由于金属镀膜与底胶的材质迥异，热膨胀系数(CTE)不同，使得金属镀膜在底胶表面的附着力不佳，导致金属镀膜在冷热交替下容易出现裂痕甚至与底胶分离的情况，造成接地线路产生断路，因此电磁波遮蔽效果的可靠度不佳。故，有必要提供一种，以解决现有技术所存在的问题。
技术实现思路
本专利技术的主要目的在于提供一种半导体封装构造的制造方法，其在芯片单元设置于基板前先设置导电遮罩层，可解决现有技术因为导电遮罩层与底胶之间的附着力不佳导致导电遮罩层与底胶分离的技术问题。为达成前述目的，本专利技术一实施例提供一种半导体封装构造的制造方法，所述半导体封装构造的制造方法包含下列步骤:S1:提供一晶圆；S2:于所述晶圆的一第一表面进行第一次切割，以形成数个切槽，所述切槽将所述晶圆分成数个芯片单元，所述芯片单元包含第一表面，背对第一表面的第二表面及位于切槽内的侧面;S3:形成一导电遮罩层于所述数个芯片单元上，以使所述导电遮罩层覆盖所述芯片单元的第一表面及侧面并填满所述切槽;S4:对应所述切槽的位置对所述导电遮罩层进行第二次切割；以及S5:于每一芯片单元未覆盖导电遮罩层的一第二表面形成一接地导线连接所述导电遮罩层。本专利技术另一实施例提供一种半导体封装构造，其包含:一基板、一芯片单元、一底胶、一导电遮罩层及一接地导线。所述芯片单元包含第一表面，背对第一表面的第二表面及位于第一表面及第二表面之间的侧面，通过多个导电凸块设于所述基板的第二表面上，所述导电凸块连接所述芯片单元第二表面的一有源表面;所述底胶涂布于所述芯片单元与所述基板之间；所述导电遮罩层设置于所述芯片单元的第一表面及侧面，所述遮罩层用于覆盖所述芯片单元的一侧面的侧部具有一切割表面，所述切割表面比所述导电遮罩层的顶部的表面粗糙;以及所述接地导线连接于所述遮罩层的侧部与其中一所述导电凸块之间。由于在底胶尚未设置的时候即完成遮罩层的设置，不需要附着于底胶上而通过导电凸块达到接地的目的，因此，本专利技术可解决现有技术因为导电遮罩层与底胶之间的附着力不佳导致导电遮罩层与底胶分离的技术问题。【附图说明】图1是本专利技术一实施例的半导体封装构造的结构示意图。图2是图1的芯片单元的设有导电凸块的有源表面的正面示意图。图3是本专利技术另一实施例的半导体封装构造的结构示意图。图4是本专利技术又一实施例的半导体封装构造的结构示意图。图5A?5H是本专利技术一实施例的半导体封装构造的制造流程示意图。图6A?6F是本专利技术另一实施例的半导体封装构造的制造流程示意图。【具体实施方式】为让本专利技术上述目的、特征及优点更明显易懂，下文特举本专利技术较佳实施例，并配合附图，作详细说明如下。再者，本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。请参照图1所示，图1是本专利技术一实施例的半导体封装构造的结构示意图。本专利技术所揭示的半导体封装构造包含一基板10、一芯片单元11、底胶12、一导电遮罩层13及一接地导线14。所述基板10包括至少一线路层10a。当基板10包括多层线路层，此些线路层1a可以导电孔电性连接。基板10更包括至少一接地部10b，其电性连接于基板10的线路层10a。基板可为陶瓷、硅晶、高分子树脂或复合材料为主体，本专利技术一实施例为一封装等级的小型多层印刷电路板，且可由玻璃纤维及环氧树脂先构成其绝缘层，再由绝缘层与电路层交替堆叠而成。所述芯片单元11包含第一表面，背对第一表面且面向基板10的第二表面及位于第一表面及第二表面之间的侧面，并具有一位于第二表面的有源表面，所述有源表面包含至少一电路层，电路层上具有数个焊垫103，焊垫103上有导电凸块100，所述导电凸块100可以是选自铜、金、锡或镍的金属球状或柱状凸块结构，或者是选自铜、金、锡及镍的任一组合的金属复合凸块结构，芯片单元11可透过导电凸块或是于导电凸块上再上焊球的复合凸块结构与基板10形成机械以及电性连结。再者，所述电路层还包含所述接地导线14，所述接地导线14与导电凸块100彼此电性连结。所述底胶12是涂布于所述芯片单元11与所述基板10之间。所述底胶12可以是热固性材料，例如环氧树脂(Epoxy)。所述导电遮罩层13是金属材质，设置于所述芯片单元11的第一表面及侧面，所述导电遮罩层13用于覆盖所述芯片单元11侧面的侧部具有一切割表面。值得注意的是，所述导电遮罩层13的侧部厚度是相对薄于所述导电遮罩层13的顶部厚度;且所述切割表面比所述导电遮罩层13的顶部表面具有更高的表面粗糙度。进一步参考图2所示，图2是图1的芯片单元的设有导电凸块的有源表面的正面示意图，所述接地导线14是连接于所述导电遮罩层13的侧部底缘与其中一所述导电凸块100之间。再者，所述导电凸块100的周边还设有一密封圈101(seal ring)，所述密封圈101为点胶至所述芯片单元11的有源表面上并加以固化处理的绝缘胶体，以防止所述导电遮罩层13与有源表面的电路意外导通。请参照图3所示，所述半导体封装构造可进一步包含一封装胶体15，所述封装胶体15包覆所述导电遮罩层13与所述芯片单元11。或者，如图4所示，所述封装胶体15a可包覆所述导电遮罩层13的侧部，并使所述导电遮罩层13的顶面裸露出，以对所述芯片单元11提供散热作用。有关上述本专利技术的半导体封装构造的制造方法，请参考图5A?5H所示，其概要揭示本专利技术一实施例的半导体封装构造的制造流程示意图。本专利技术的半导体封装构造的制造方法主要包含下列步骤:S1:提供一晶圆I;S2:于所述晶圆I的一第一表面(即相对有源表面的背面)进行第一次切割，以形成数个切槽102，所述切槽102将所述晶圆I分成数个芯片单元11，其中如图5A所示，所述切槽102并不贯穿晶圆，所述切槽的深度是小于所述晶圆I的厚度；S3:形成一导电遮罩层13于所述晶圆I上，使所述导电遮罩层13覆盖所述芯片单元11并填满所述切槽102，如图5B所示，本专利技术的一实施方式是通过金属镀膜形成导电遮罩层13，例如电镀方法；本文档来自技高网...

【技术保护点】
一种半导体封装构造，其特征在于：所述半导体封装构造包含：一芯片单元，所述芯片单元包含一第一表面，背对所述第一表面的第二表面及位于所述第一表面及所述第二表面之间的侧面；多个导电凸块，连接所述芯片单元的第二表面；一导电屏蔽层，沉积于所述芯片单元的第一表面及所述侧面；以及一接地导线，连接所述导电屏蔽层，并与其中一所述导电凸块电性连结。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪嘉临，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71